Зайцев А.П. Общая электротехника и электроника. Учебное пособие: Часть II

151

Установим 3 важных факта:

1. Частичное произведение всегда равно 000, если множитель равен ну-

лю, и равно множимому, если множитель равен 1.

2. При сложении первое частичное произведение сдвигается на одну

позицию (разряд) вправо по отношению ко второму частичному произве-

дению.

3. Число разрядов в регистре произведения должно быть в 2 раза боль-

ше числа разрядов в регистре множимого.

Из последовательности действий при умножении

двоичных чисел сле-

дует структура устройства умножения (рис. 9.45).

Регистр

множимого

1 1 1

1 – сложение, 0 - блокировка

U

a0

a1

a2

a3

b0

b1

b2

b3

SM

S0

S1

S2

S3

Регистр-

накопитель

Регистр

множителя

0 0 0 0 1 0 1

Регистр

произведения

Рис. 9.45

В исходном состоянии множимое (111) загружено в регистр,

регистр-накопитель очищен (установлен в состояние 0000), и множитель

(101) загружен в регистр множителя. Регистр-накопитель (аккумулятор) и

регистр множителя рассматриваются как единый регистр.

Подробно процедуру умножения поясняет поэтапно диаграмма на

шина

я

Управляюща

152

рис. 9.46. Сначала очищается аккумулятор и загружается регистр множителя

(операция А). Следующая операция (В) – сложение содержимого

аккумулятора (0000) и регистра множимого (111), инициируемого посылкой

1 на управляющую шину U

. Это соответствует строке 3 примера.

Операция С – сдвиг содержимого аккумулятора и регистра на одну

позицию вправо. При этом уходит из регистра и теряется 1 крайнего

правого разряда множителя.

Операция D – еще операция сложения. В этот момент на шину

управления пересылается 0 из крайнего правого разряда регистра

множителя (в этой позиции здесь находится разряд двоек множителя,

значение которого равно нулю). Нуль означает, что на самом деле

никакого сложения производить не нужно. Содержимое регистров не

изменяется. Операции D соответствуют строки 4 и 5 в примере.

Сумматор Управляющий

сигнал

A. Очистка + загрузка

0 0 0 0

→

1 0 1

B. Сложение

0 1 1 1

→

1 0 1

С. Сдвиг вправо

0 0 1 1

→

1 1 0

D. Сложение

0 0 1 1

→

1 1 0

E. Сдвиг вправо

0 0 0 1

→

1 1 1

F. Сложение

1 0 0 0

→

1 1 1

G. Сдвиг вправо

0 1 0 0

→

0 1 1

Полное произведение

Рис. 9.46

1→

0↑

1↑

0→

1↑

1→

↓

153

Далее (операция Е) содержимое регистров снова сдвигается вправо на

одну позицию. При этом уходит из регистра и теряется бит разряда двоек

множителя.

На следующем шаге (операция F)

бит разряда четверок множителя (1)

«дает команду» сумматору на сложение. Содержимое аккумулятора (0001)

и содержимое регистра множимого (111) складываются. Результат этого

сложения (1000) сохраняется в аккумуляторе. Этой операции

соответствует строки 5...7 примера (левые разряды чисел в этих строках).

Последняя операция (G) при умножении способом сдвига и сложения –

сдвиг содержимого аккумулятора и регистра множителя еще на одну

позицию вправо. Бит разряда четверок множителя уходит из регистра и

теряется. Полное произведение 100011 находится сразу в двух регистрах.

В большинстве ЭВМ конкретную процедуру умножения способом

сложения со сдвигами можно запрограммировать. Вместо того чтобы

вводить многочисленные электрические связи, просто задается ЭВМ-

программа (или список команд), следуя которой она выполняет последо-

вательность операций. Совершенные микропроцессоры обязательно со-

держат команды умножения.

Матричные множительные устройства высокого быстродействия

сложны аппаратурно, поэтому выпускаются в виде ИМС высокого уровня

интеграции.

Основными элементами устройства умножения (рис. 9.47) являются

полные сумматоры и конъюнкторы, вырабатывающие параллельно во

времени члены вида aibj (на рис. 9.47 конъюнкторы не показаны). За счет

параллельной работы основных элементов матричного множительного

устройства его быстродействие равно длительности одного такта. Струк-

туру матричного множительного устройства поясняет пример:

a3 a2 a1 a0

×

b3 b2 b1 b0

a3b0 a2b0 a1b0 a0b0

a3b1 a2b1 a1b1 a0b1

a3b2 a2b2 a1b2 a0b2

a3b3 a2b3 a1b3 a0b3

P7 P6 P5 P4 P3 P2 P1 P0

154

Из примера видно, что разряды произведения Р0...Р7 образуются сум-

мированием конъюнкций соответствующих разрядов множимого и множи-

теля. Это находит отражение в структуре матричного множительного уст-

ройства.

Рис. 9.47

9.9 СОПРЯЖЕНИЕ ЦИФРОВЫХ И АНАЛОГОВЫХ УСТРОЙСТВ

9.9.1 Операционные усилители и компараторы

Интегральные усилители специального типа, называемые операцион-

ными усилителями (ОУ), характеризуются высоким входным сопротивле-

нием, низким выходным сопротивлением и изменяющимся в широких

пределах коэффициентом усиления по напряжению, устанавливаемым

внешними резисторами. Первоначально ОУ применялись в аналоговых

вычислительных машинах. В связи с возросшей доступностью область их

применения существенно расширилась. В вычислительных устройствах

ОУ является частью цифро-аналогового преобразователя и используется в

155

качестве суммирующего усилителя. В этом режиме на его вход подается

ток, пропорциональный сумме значений всех разрядов входного двоичного

кода, а на выходе формируется постоянное напряжение, пропорциональ-

ное значению преобразуемого входного двоичного кода.

Условное графическое обозначение ОУ показано на рис. 9.48,

а. ОУ

имеет два входа. Верхний вход называется инвертирующим входом. Этот

вход отмечен знаком (-). Второй вход называется неинвертирующим вхо-

дом. На условном графическом обозначении ОУ он отмечен знаком (+).

При подаче напряжения определенной полярности на неинвертирующий

вход на выходе ОУ полярность напряжения будет такой же, а при подаче

напряжения на инвертирующий вход полярность выходного напряжения

изменится на противоположную. Поэтому инвертирующий вход исполь-

зуют для организации отрицательной обратной связи выхода со входом.

Справа показан выход ОУ.

Инвертирующий

вход

Неинвертирующий

вход

а) б)

Рис. 9.48

Операционный усилитель почти никогда не используется без подключе-

ния дополнительных внешних элементов. Обычно к нему добавляются два

резистора, как показано на рис. 9.48,

б, для установки требуемого коэффи-

циента усиления по напряжению. Резистор R1 называется входным рези-

стором. Резистор R0 называется резистором обратной связи. Коэффициент

усиления по напряжению для такой схемы определяется выражением

(9.12)

Компаратор является одним из основных элементов преобразователь-

ной техники. Он является составной частью аналого-цифровых преобразо-

вателей различного типа, систем контроля и диагностики и т.д. Назначение

компаратора заключается в скачкообразном изменении состояния выхода

при достижении входным напряжением некоторого порогового значения.

.R/RK

10u

=

вх

U

вы

х

U

156

Основу компаратора составляет ОУ, работающий в области положитель-

ного или отрицательного ограничения выходного напряжения.

Простейший компаратор (рис. 9.49,

а) состоит из ОУ без обратной свя-

зи. Опорное напряжение U0 подается на неинвертирующий вход, а на ин-

вертирующий вход поступает напряжение

Ui, уровень которого необходи-

мо сравнить с уровнем опорного напряжения.

а)

в)

б) г)

Рис. 9.49

При Ui

>

U0 выходной сигнал компаратора устанавливается на уровне

-Up (отрицательное напряжение насыщения). При Ui

<

U0 выходной сигнал

принимает значение +

Up (положительное напряжение насыщения). Пере-

даточная характеристика рассмотренного компаратора показана на рис.

9.49,

б. На рис. 9.50 показаны осциллограммы входного гармонического

сигнала

Ui и выходного сигнала Up при нулевом опорном напряжении U0.

Если поменять местами входы, выходной сигнал инвертируется.

Компаратор должен переключаться из одного состояния в другое с

максимально возможным быстродействием. Это обеспечивается большим

коэффициентом усиления ОУ без отрицательной обратной связи (порядка

106) и отсутствием частотной коррекции.

p

U

p

U

p

U−

p

U

−

i

U

i

U

157

Рис. 9.50

Если входное напряжение содержит помеху, то могут возникнуть неже-

лательные процессы в момент достижения этим напряжением порогового

уровня. Нежелательные процессы проявляются в том, что возникают быст-

рые колебания между уровнями выходного напряжения (ложные срабаты-

вания). Этого можно избежать, если характеристика компаратора будет

иметь гистерезис (рис. 9.49,

г). Такой характеристикой обладает компаратор

с положительной обратной связью, так называемый триггер Шмитта (рис.

9.49,

в). Положительная обратная связь осуществляется подключением ре-

зисторов R

0 и R1 к неинвертирующему входу. За счет цепи обратной связи

часть выходного напряжения подается на неинвертирующий вход.

При введении положительной обратной связи изменяется опорное на-

пряжение. При высоком уровне выходного напряжения +

Up опорное на-

пряжение

U0 возрастает на величину

∆

U=(Up-U0)R1/( R1+R0). В результате

компаратор будет переключаться с высокого уровня выходного напряже-

ния на низкий при новом значении

U01=U0+

∆

U.

9.9.2 Цифро-аналоговые преобразователи

В большом числе случаев в цифровых системах первичная информация

о процессах представляется в аналоговой форме от соответствующих дат-

чиков. В связи с этим возникает задача преобразования сигналов

из анало-

говой формы в цифровую и наоборот.

Всю систему можно назвать гибридной системой, поскольку в нее вхо-

дят как цифровые, так и аналоговые устройства. Аналого-цифровой преоб-

разователь (АЦП) и цифро-аналоговый преобразователь (ЦАП) являются

интерфейсными устройствами.

Преобразование цифровых сигналов в аналоговые чаще всего осуще-

ствляется с помощью управляемого резисторного делителя напряжения и

суммирующего усилителя (рис. 9.51).

Основная схема ЦАП представлена на рис.9.51,

а. Резисторная схема с

управляемыми преобразуемым кодом ключами A, B, C, D обеспечивает

p

U

i

U

0

U

158

значение токов ветвей в соответствии с весом соответствующих разрядов

(для четырехразрядного двоичного кода – это веса 1 : 2 : 4 : 8). Двухпо-

зиционные ключи A, B, C, D представляют собой электронные переключа-

тели на КМДП-элементах. Их изготовляют в виде отдельной интеграль-

ной схемы, резисторную матрицу – по пленочной технологии на том же

кристалле, на котором расположены ключи. Каждый разряд преобразуемо-

го двоичного числа подается на управление соответствующим двухпози-

ционным ключом.

а)

б)

Рис. 9.51

Если значение определенного разряда равно единице, то в соответст-

вии с рис. 9.51 ключ принимает левое положение, а при нулевом значе-

нии разряда – правое положение. В левом положении через соответствую-

щую ветвь резисторной схемы на вход усилителя поступает весовой ток,

создавая на выходе усилителя напряжение, пропорциональное этому току.

Если значение разряда двоичного числа равно нулю, то ключ принимает

правое положение, в котором ветвь замыкается на «землю», не создавая

159

i

i/2

i/4

i/8

i/16

своей доли тока на входе усилителя и не влияя на выходное напряжение

усилителя.

Усилитель выполняет роль суммирующего устройства. Напряжение на

его выходе пропорционально сумме токов ветвей, находящихся в левом

положении, а следовательно, и значению преобразуемого кода. Масштаб

преобразования определяется коэффициентом усиления усилителя по ин-

вертирующему входу К = R

0/Rвх, где Rвх – входное сопротивление рези-

сторного делителя. Чтобы R

вх было постоянным в процессе преобразова-

ния двоичного числа, применяют двухпозиционные ключи.

Недостаток рассмотренной схемы состоит в том, что необходимо при-

менять резисторы с большим числом номинальных значений. Этого не-

достатка лишена схема ЦАП с резисторным делителем лестничного типа

R-2R (рис. 9.51, б). В основных чертах схемы работают идентично. Разли-

чие заключается в организации резисторного делителя. Резисторный де-

литель содержит резисторы только двух номиналов – R и 2R.

Рассмотрим более подробно принцип организации резисторного дели-

теля, представленного на рис. 9.52 без изображения ключей (будем пола-

гать, что все разряды преобразуемого двоичного числа равны 1).

Рис. 9.52

Резисторный делитель R-2R независимо от количества ветвей обладает

свойством деления тока в каждом узле схемы на 2: одна половина тока те-

чет по ветви, а вторая - к следующему узлу, где, в свою очередь, делится

на 2 и т.д. Таким образом, токи ветвей соответствуют весам разрядов

двоичных чисел.

9.9.3 Аналого-цифровые преобразователи

Рассмотрим несколько методов преобразования аналоговых величин в

цифровую форму, использующих в режиме «проб и ошибок» ЦАП, а

также АЦП параллельного действия. Различают АЦП интегрирующие, с

поразрядным уравновешиванием и параллельного действия.

160

В АЦП с применением ЦАП все начинается с некоторого исходного

испытуемого числа, которое преобразуется ЦАП в аналоговую форму и

сравнивается с заданным аналоговым напряжением. По результатам срав-

нения испытуемое число корректируется. Затем попытка повторяется с но-

вым числом и т.д., пока не будет подобрано число, соответствующее за-

данному аналоговому напряжению. При этом предполагается, что входное

аналоговое напряжение масштабировано и соответствует диапазону ЦАП.

Простейший путь подбора – это начать с наименьшего числа в диапа-

зоне преобразования (с нуля при положительных числах) и последователь-

но увеличивать его на 1 до тех пор, пока преобразованное напряжение не

превысит или не сравняется с заданным (рис. 9.53).

1 2 3 4 5 6 7 8 9 10 1 2 3 4 5 6 7 8 9 10 1 2 3 4 5 6 7 8 9

Рис. 9.53

Принцип работы интегрирующего АЦП поясняет рис. 9.54. Пре-

образователь содержит двоичный счетчик СТ2, ЦАП, компаратор напря-

жения КН, синхрогенератор СГ и схему И.

Рис. 9.54

ЦАП

U

СЧ

U

ЗАД

U

СТ2

ЦАП

.

СГ

Сброс

ЦАП

U

ЗАД

U

АЦПВыход

КН

СЧ

U

Зайцев А.П. Общая электротехника и электроника. Учебное пособие: Часть II

Подождите немного. Документ загружается.