Зайцев А.П. Общая электротехника и электроника. Учебное пособие: Часть II

Подождите немного. Документ загружается.

131

Рис. 9.28

Широкое распространение получили десятичные счетчики, работаю-

щие с КСЧ=10 в двоично-десятичном коде (двоичный – по коду счета, а

десятичный – по числу состояний)

Своеобразным является счетчик (регистр) Джонсона (рис. 9.29,

а),

широко применяемый для построения распределителей тактовых

импульсов. Собственно счетчик Джонсона представляет собой сдви-

гающий регистр на D-триггерах.

Рис. 5.14. Трехразрядный счетчик Джонсона:

Рис. 9.29

вх

а)

б)

132

Если на всех прямых выходах регистра установлены нули, то на инверс-

ном выходе старшего разряда регистра установится логическая единица.

Каждым очередным тактовым импульсом Uвх эта единица будет сдвигать-

ся в соседний старший разряд, а в младший разряд a

будет вновь записы-

ваться единица с инверсного выхода третьего триггера (рис. 9.29,

а). Этот

процесс будет продолжаться до тех пор, пока на прямом выходе третьего

триггера не появится единица. Тогда на инверсном выходе третьего тригге-

ра установится логический нуль и в течение последующих трех тактов в

младший разряд будет записываться нуль, а единицы остальных разрядов

будут сдвигаться вправо по разрядам до тех пор, пока в старшем разряде на

прямом выходе не появится нуль. Далее цикл повторяется

Таблица 9.5

№ имп. Uвх a

0 0 0 0

1 0 0 1

2 0 1 1

3 1 1 1

4 1 1 0

5 1 0 0

6 0 0 0

а б

Рис. 9.30

вх

а)

б)

в)

133

Таблица состояний трехразрядного счетчика Джонсона приведена на

рис. 9.30,

а (табл. 9.5).

Для построения распределителя тактовых импульсов необходим пре-

образователь кода счетчика Джонсона в код «1 из N», где N – число выхо-

дов распределителя тактовых импульсов (в нашем случае N=6). Такой пре-

образователь кода можно выполнить на трехвходовых логических элемен-

тах И-НЕ (рис. 9.30,

б). Как следует из рассмотрения диаграмм выходных

сигналов счетчика Джонсона (рис. 9.30,

б), сдвигающиеся вправо на один

такт импульсы (рис. 9.30,

в) можно сформировать, если на элементы И-НЕ

подавать выходные сигналы счетчика Джонсона в сочетаниях, показанных

на рис. 9.30,

б.

На диаграммах цифрами 1…6 обозначены выходные сигналы соответ-

ствующих этим цифрам логических элементов.

Для устранения перекрытия выходных сигналов распределителя такто-

вых импульсов в преобразователе кода применены так называемые «косые

связи», блокирующие одновременное появление выходных импульсов на

двух соседних выходах распределителя.

9.6 МУЛЬТИПЛЕКСОРЫ. ДЕМУЛЬТИПЛЕКСОРЫ.

ДЕШИФРАТОРЫ

9.6.1 Мультиплексоры

Использование мультиплексоров состоит в управляемой передаче дан-

ных от нескольких входных каналов в один выходной канал. Иными сло-

вами, мультиплексор можно рассматривать как управляемый двоичным

кодом бесконтактный переключатель с несколькими входами и одним

выходом.

Мультиплексор «4–1», выполненный на элементах И-НЕ, показан на

рис. 9.31.

Входные линии с сигналами XО, X1. X2, XЗ подключены к одному из

входов трехвходовых конъюнкторов. Выходной четырехвходовый конъ-

юнктор, имеющий инверсии на входе и выходе, представляет собой экви-

валент схемы ИЛИ, собирающей входные сигналы в один выходной сиг-

нал F. Сигнал F может принимать значение любого из входных сигналов в

зависимости от того, какой из четырех входных конъюнкторов будет от-

крыт для этого сигнала.

Для управления входными конъюнкторами служат двоичный код адре-

са (номера) линии Y1 YО и его инверсия.

Для прохождения входного сигнала на выход мультиплексора необходи-

мо, чтобы на двух остальных входах соответствующего входного конъюнк-

тора произошло совпадение двух единиц. Как видно из табл. 9.6, при ну-

левом адресе (Y1=0, Y0=0) единичное значение принимает инверсия этих

134

разрядов адреса, и первый конъюнктор пропустит входной сигнал XО на

выход мультиплексора. Остальные входные конъюнкторы при этом будут за-

крыты. При ином значении кода адреса откроется другой конъюнктор.

Рис. 9.31

Мультиплексор выполнен так, что управляющий код пропускает на

выход входной сигнал Xj, индекс которого соответствует численно значе-

нию кода в десятичном эквиваленте. Если необходим мультиплексор

«N

→1», а имеются интегральные микросхемы с числом входов Ni, то по-

требуется N/Ni интегральных микросхем. Для каждой микросхемы разряд-

ность управляющего кода будет n

i=lоgNi, а для всей системы n=1оgN.

Число разрядов (n-n

i) используется для организации поочередной переда-

чи выходных сигналов отдельных микросхем на общий выходной канал

мультиплексора.

Таблица 9.6

Двоичный код

адреса

Инверсия кода

двоичного адреса

№

входного

адреса

Y1 Y0

0 0 0 0 0

1 0 1 1 0

2 1 0 0 1

3 1 1 0 0

135

Схема наращивания разрядности мультиплексора до 16 приведена на

рис. 9.32.

Схема выполнена на двух мультиплексорах «8

→1» MUX1, MUX2 и

одном сдвоенном мультиплексоре «4

→1» MUX3, в котором используются

только два входа из четырех. Выводы D0 – D7, C0 – C3 являются входами

мультиплексоров, Y – выходом мультиплексоров, A, B, C – адресными

входами (A – младший разряд), G – разрешающим входом.

Пусть управляющий код Y4 YЗ Y2 Y1 YО будет равен 0 1 1 1 1. На

выходах Y мультиплексоров

первого яруса MUX1 и MUX2 появятся сиг-

налы с их информационных входов D7 с

индексом 7 по нумерации на мик-

росхеме (Y2 Y1 YО = 1 1 1, что в десятичном эквиваленте составляет 7).

Рис. 9.32

На выходной мультиплексор MUX3 подается управляющий код

Y4 YЗ = 0 1, что соответствует 1 в десятичной системе, и на выход F по-

падает сигнал X15 выходного мультиплексора (т.е. выход второго мульти-

плексора D7, индекс которого равен 15 согласно общей нумерации). Заме-

тим, что 15 соответствует общему управляющему коду 0 1 1 1 1.

136

9.6.2 Демультиплексоры. Дешифраторы и шифраторы

При передачах данных по общему каналу с разделением во времени

нужны устройства, распределяющие данные из одного канала между не-

сколькими приемниками информации. Эта задача реализуется демультип-

лексорами (рис. 9.33,

а, б).

Рис. 9.33

Организация управляющего кода у

...у

у демультиплексоров такая же,

как и у мультиплексоров. Входная линия с информационным сигналом Х

общая для всех конъюнкторов демультиплексора.

Если убрать входную линию, либо придать значение

Х=1, де-

мультиплексор превращается в дешифратор основного

типа. Дешифратор

основного типа представляет собой комбинационную схему с n входами и

выходами. Каждая выходная линия однозначно соответствует одной из

возможных комбинаций входных сигналов. Для данной входной комбина-

ции сигнал соответствующей выходной линии принимает определенное

значение, например логическую единицу, отличное от значений на всех

других выходных линиях. Другими словами, функция, описывающая

значение на каждой выходной линии дешифратора, представляет собой

один минтерм от n входных переменных (или его дополнение).

Логическая схема двухразрядного дешифратора приведена на

рис. 9.34,

а, а микросхема трехразрядного дешифратора «1 из 8» –

на рис. 9.34,

б. Входной код y

поступает на входы C, B, A. Разрешение

а)

б)

137

на работу дешифратора осуществляется сигналом G1. Нулевой уровень на

одном из выходов дешифратора соответствует его активному состоянию.

Дешифраторы широко применяются в запоминающих устройствах в ка-

честве дешифраторов адреса, а также в других устройствах цифровой техники.

Рис. 9.34

На рис. 9.35 показаны диаграммы входных и выходных сигналов двух-

разрядного дешифратора, принципиальная схема которого соответствует

логической схеме, представленной на рис. 9.34,

а.

00 01 10 11 11 10 01 00

Рис. 9.35

а)

б)

138

В верхней строке рис. 9.35 приведены значения входного двухразряд-

ного двоичного числа на каждом интервале времени. Как видно из диа-

грамм, активный уровень логической единицы принимает тот выход де-

шифратора, номер которого соответствует значению входного кода Y

1 Y0

в десятичном эквиваленте.

Кроме рассмотренного дешифратора основного типа, разработаны де-

шифраторы-формирователи, преобразующие двоично-десятичный код в

семисегментный. Дешифратор-формирователь имеет семь выходов, кото-

рые могут быть активными в любых сочетаниях. Воздействуя на семь све-

товых сегментов шаблона, выходные сигналы обеспечивают изображение

любого одноразрядного десятичного числа.

Цифровое устройство, переводящее в двоичный код десятичные чис-

ла, поступающие с клавиатуры, называется шифратором 8421. Таблица ис-

тинности для шифратора (табл. 9.7) приведена ниже.

Таблица 9.7

Входы Выходы

1 2 3 4 5 6 7 8 9 D C B A

0 0 0 0 0 0 0 0 0 0 0 0 0

1 0 0 0 0 0 0 0 0 0 0 0 1

1 0 0 0 0 0 0 0 0 0 1 0

× ×

1 0 0 0 0 0 0 0 0 1 1

× × ×

1 0 0 0 0 0 0 1 0 0

× × × ×

1 0 0 0 0 0 1 0 1

× × × × ×

1 0 0 0 0 1 1 0

× × × × × ×

1 0 0 0 1 1 1

× × × × × × ×

1 0 1 0 0 0

× × × × × × × ×

1 1 0 0 1

Примечание: × - нерабочие входы

Логическая схема шифратора показана на рис. 9.36,

а. Кнопочные пере-

ключатели

[1] – [9] имитируют кнопки клавиатуры. Замыкание переключа-

теля, например с номером 5, должно привести к формированию на выхо-

дах шифратора кода D C B A = 0 1 0 1.

Как следует из таблицы истинности шифратора, старший разряд вы-

ходного кода D должен быть подключен к переключателям

[8] и [9] (поря-

док подключения указан стрелками на табл. 9.7), разряд С – к переклю-

чателям

[4], [5], [6] и [7], разряд B – к переключателям [2], [3], [6] и [7],

разряд A – к переключателям

[1], [3], [5], [7] и [9].

139

Рассмотренный шифратор называют шифратором приоритетов 10-4.

Поскольку возможно нажатие сразу нескольких клавиш, в шифраторах ис-

пользуется принцип приоритета старшего разряда, т.е. при нажатии кла-

виш

[9], [7] и [1] на выходе шифратора будет сформирован код 1001, соот-

ветствующий цифре 9.

Рис. 9.36

На рис. 9.36, б приведена микросхема шифратора приоритетов 10-4.

Назначение выводов микросхемы 741147: 1...9 – входы; A, B, C, D – выхо-

ды; VCC – «+5 В»; GND – «земля».

б)

в)

а)

140

На рис.9.36, в приведена микросхема шифратора приоритетов 8-3. На-

значение выводов микросхемы 74148: 0...7 – входы; A0, A1, A2 – выходы;

Е1 – вход разрешения; Е0, GS – выходы для каскадирования шифраторов.

9.6.3 Синтез комбинационных схем на мультиплексорах

На рис. 9.32 в первом ярусе каскадной схемы изображены два муль-

типлексора 8

→1 с инверсным входом разрешения G, прямым Y и инверс-

ным W выходами. Каждый из мультиплексоров описывается характери-

стическим уравнением

(9.6)

Уравнение (9.6) следует из таблицы истинности мультиплексора

(табл. 9.8).

Таблица 9.8

Входы Вы-

ход

G C B A D0 D1 D2 D3 D4 D5 D6 D7 F

× × × × × × × × × × ×

0 0 0 0 D0

× × × × × × ×

0 0 0 1

× × × × × ×

0 0 1 0

× ×

× × × × ×

0 0 1 1

× × ×

× × × ×

0 1 0 0

× × × ×

× × ×

0 1 0 1

× × × × ×

× ×

0 1 1 0

× × × × × ×

0 1 1 1

× × × × × × ×

D7 D7

Примечание: × - безразличное состояние.

Анализ уравнения (9.6) показывает, что на мультиплексоре можно реа-

лизовать логические функции при соответствующих значениях логиче-

ских переменных. Покажем это на конкретном примере.

Пусть требуется реализовать на мультиплексоре логическую функцию

(9.7)

Эта функция соответствует трем логическим переменным, имеющим 8

комбинаций значений, поэтому ее можно реализовать на мультиплексоре

→1. Для наглядности составим таблицу истинности (табл. 9.9) комбина-

ционного устройства, соответствующего уравнению (9.7).

D7).ABCD6ABCD5ABCD4ABC

D3ABCD2ABCD1ABCD0ABC(GY

⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+

+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅⋅=

A.BCABCABCABCABCF ⋅⋅

⋅

+⋅⋅=