Зайцев А.П. Общая электротехника и электроника. Учебное пособие: Часть II

Подождите немного. Документ загружается.

111

форме квадрата, а если нечетное, то в форме прямоугольника с соотноше-

нием сторон

1:2.

Процесс построения матрицы, как правило, осуществляется одновре-

менно с кодированием ее участков значениями аргументов функции. Ко-

дирование производится кодом Грея, т.е. двоичным кодом, каждая после-

дующая комбинация которого отличается от предыдущей лишь значением

одного элемента.

По МБФ так же, как и по таблице истинности, можно записать ДСНФ и

КСНФ логические функции. При этом элементарная конъюнкция, соответ-

ствующая квадрату с «1», записывается в виде комбинации областей пере-

менных, на которых располагается квадрат. Элементарная дизъюнкция,

соответствующая квадрату с «0», записывается как дизъюнкция перемен-

ных, взятых со знаком инверсии, на пересечении областей которых нахо-

дится квадрат.

Минимизация логических функций, получаемых по МБФ, осуществля-

ется по следующим правилам.

1. Чтобы найти МДНФ функции, необходимо все единицы, стоящие

в квадратах матрицы, охватить контурами и записать алгебраические вы-

ражения для них.

2. Алгебраическое выражение контура, охватывающего единицы, за-

писывается в виде конъюнкции переменных, на площадях которых распола-

гается контур. Если контур пересекает границу изменения значений пере-

менной, то эта переменная в алгебраическое выражение контура не входит.

3. Чтобы алгебраическое выражение контура было наиболее про-

стым, необходимо включить в контур как можно больше квадратов, со-

держащих единицы.

4. МДНФ функции записывается как дизъюнкция алгебраических

выражений для отдельных контуров.

По аналогичным правилам находится МКНФ функции. Однако конту-

рами охватываются квадраты матрицы, содержание нули. Алгебраическое

выражение для контуров, охватывающих нули, записывается как инверсия

конъюнкции переменных, на площадях которых располагается контур.

МКНФ записывается как конъюнкция алгебраических выражений этих

контуров. Чтобы правильно выполнить минимизацию логической функ-

ции, контуры необходимо составлять по следующим правилам.

В контуры можно включать квадраты только с единицами или

только с нулями.

В контур должно входить только 2

квадратов, где j = 0,1,2... .

Контур должен располагаться симметрично относительно всех осей

симметрии матрицы или лежать по одну сторону от каких-либо осей сим-

метрии.

4. Контуры могут пересекаться, но не входить один в другой.

112

XX ⋅

5. В контур можно включать только совокупность соседних квадра-

тов, образующих прямоугольник или квадрат.

Конструирование комбинационных логических схем. Комбинационные

логические схемы могут быть сконструированы на основе булевых выра-

жений. Допустим, что нам задано булево выражение в ДНФ:

(9.5)

Конструирование комбинационной схемы проводится в несколько

шагов.

Первый шаг: требуется выполнить логическую операцию ИЛИ над

и (рис. 9.3). Эту функцию выполняет элемент 1.

Второй шаг: необходимо выполнить операции И

ХX ⋅

(элементы 2 и 3).

Третий шаг: образовать инверсии входных величин X

1 и Х2 (элементы

4 и 5).

Рис. 9.3

Заметим, что конструирование мы начали с выхода логической схемы

и постепенно переходили к ее входам.

9.3 ТРИГГЕРЫ

9.3.1 Тактируемые триггеры

Триггеры - элементарные автоматы, содержащие элемент памяти (фик-

сатор) и схемы управления им. Элемент памяти обычно строится на двух

.FXXXX

=⋅+⋅

113

элементах типа И-НЕ либо ИЛИ-НЕ. На схему управления поступают

входные сигналы (информационные, тактирующие, установочные) и сиг-

налы обратной связи с выхода триггера.

Состояние выхода триггера определяется элементом памяти – сигналом

на его прямом выходе Q. Обычно триггер имеет прямой и инверсный вы-

ходы.

Классификация триггеров может быть проведена по признакам логиче-

ского функционирования и способу записи информации (рис. 9.4).

по логическому по способу записи

функционированию информации

Рис. 9.4

По логическому функционированию различают триггеры типов RS,

D, Т, DV, ТV, JК. Кроме того, используются комбинированные триггеры, в

которых совмещаются одновременно несколько из указанных типов.

Рассмотрим устройство одноступенчатых триггеров указанных типов.

Триггер типа RS имеет два входа раздельной установки в нулевое и еди-

ничное состояния (рис. 9.5). Воздействие по входу S (set - установка) при-

водит триггер в единичное состояние, а воздействие по входу R (reset –

сброс) – в нулевое. Замкнутые в кольцо логические элементы поддержи-

вают неизменным установленное состояние выхода при отсутствии сигна-

лов управления.

Комбинированные

ТРИГГЕРЫ

Тактируемые

Асинхронные

1-тактные

Управляе-

мые фрон-

том

Управляе-

мые уровнем

Много-

тактные

1-ступенчатые 2-ступенчатые

114

Триггер типа D (dеlау – задержка) принимает информацию по одному

входу (рис. 9.6) и осуществляет задержку сигнала с помощью тактирова-

ния. Момент принятия информации триггером определяется тактовым

сигналом С. При С=1, если D=1, то и Q=1.

Триггер сохраняет информацию до прихода очередного тактового сиг-

нала С.

Триггер типа DV отличается наличием дополнительного входа V.

Если V=1, то DV-триггер работает как D-триггер. Если же V=0, то

триггер не воспринимает информацию.

а б

Рис. 9. 5

Триггер типа Т (счетный триггер) изменяет свое состояние на проти-

воположное после каждого воздействия по входу Т. Иными словами, для

его реализации на вход D-триггера надо подавать сигнал Q, который дол-

жен приниматься по разрешению на входе Т (рис. 9.7)

Триггер типа ТV отличается от триггера типа Т наличием дополни-

тельного разрешающего входа V

а б

Рис. 9.6

Триггер типа JK универсален, с раздельной установкой нулевого и

единичного состояний (рис. 9.8).

В отличие от триггера типа RS, в нем не запрещена одновременная

подача сигналов на оба входа. В этом режиме триггер RS начинает рабо-

а)

б)

а)

б)

115

тать, как триггер типа Т относительно тактового входа С. Вход J при

раздельном использовании входов играет роль входа установки в «1», а

вход К – установки в «0».

По способу восприятия тактовых сигналов триггеры делятся на

управляемые уровнями и управляемые фронтами. Управление уровнями

означает, что при одном уровне тактового сигнала триггер находится в

определенном режиме (например, воспринимает входные сигналы), а при

другом уровне переходит в иной режим (например, сохраняет неизменное

состояние – хранит информацию).

Рис. 9.7

При управлении фронтами разрешение на переключение триггера

дается в момент перепада тактового сигнала. В другие моменты времени

триггер не воспринимает входные сигналы (триггеры с динамическим

управлением). Динамический вход может быть прямым или инверсным. В

первом случае триггер реагирует на перепад тактового сигнала от 0 к 1, во

втором – наоборот.

Рис. 9.8

Управляемые уровнем триггеры делятся на одноступенчатые и двух-

ступенчатые. Двухступенчатые триггеры состоят из входного и выходного

116

каскадов и управляются таким образом, что переход в новое состояние

происходит в обеих ступенях поочередно. В частности, в однотактном

двухступенчатом триггере один

из уровней тактового сигнала разрешает

прием информации во входную ступень. Другой уровень тактового сигна-

ла разрешает передачу нового состояния во вторую ступень.

В схемах с последовательным соединением триггеров (счетчики, сдви-

гающие регистры), а также в помехозащищенных устройствах односту-

пенчатые триггеры не применяются. Так например, если построить сдви-

гающий регистр на одноступенчатых триггерах, то он окажется нерабо-

тоспособным из-за «гонки сигналов» (лавинообразного переключения

всех разрядов в одно и то же состояние).

Двухступенчатые и особенно триггеры с динамическим управлением

кардинально решают проблему «гонки сигналов» и помехозащищенности.

В двухступенчатых триггерах противоречие между процессами

сохранения старой и приема новой информации решаются введением

второго запоминающего элемента (рис. 9.9). Новая информация сначала

формируется только во входной ступени (триггер 1) при сохранении

старого состояния в выходной ступени (триггер 2).

Рис. 9.9

Когда новые состояния выработаны и старая информация уже не

нужна, происходит перенос данных из входной ступени триггера в выход-

ную.

Однотактные двухступенчатые триггеры управляются одной тактовой

последовательностью с «антисинхронным» тактированием ступеней, для

которых прием информации разрешается поочередно. Эти триггеры назы-

вают также триггерами с внутренней задержкой или триггерами MS (mas-

ter и slave – хозяин и раб).

Если С=1 и S или R имеет единичное значение, то на входах одного

из элементов И входной ступени произойдет совпадение единиц, и его

выход примет нулевое значение, которое послужит сигналом установки

входного триггера в новое состояние и одновременно блокирует элемен-

117

ты И выходной ступени, создавая на их входах единичные сигналы, не

действующие на выходной триггер.

Если С примет нулевой уровень, то на выходах элементов И входной

ступени установятся единицы, и информация из первой ступени пере-

несется во вторую.

Обладая внутренней задержкой, равной длительности тактового сигна-

ла С, двухступенчатые триггеры надежно работают в структурах с об-

ратными связями, в частности в режимах JК и Т. Помеха может воздейст-

вовать на триггер только на интервале длительности тактового сигнала.

В триггерах с динамическим управлением записью информации огра-

ничения на времена допустимых изменений информационных сигналов

сведены к минимуму. В них без появления ошибок можно изменять ин-

формационные сигналы на входе при любом уровне тактового сигнала.

Здесь тактовый сигнал активен лишь в окрестностях фронта.

Широкое распространение получила «схема трех триггеров» (рис.

9.10). В схеме восприимчивость существует лишь короткое время после

изменения тактового сигнала с нулевого уровня на единичный (прямое

динамическое управление). Достигается это путем запоминания сигнала,

существовавшего к моменту прихода фронта тактового сигнала. Так, в

схеме по сравнению с простым тактируемым RS-триггером появляются

элементы 1 и 4. В схеме образованы три простейших триггера на элемен-

тах И-НЕ.

а б

Рис. 9.10

а)

б)

118

При С = 0 в выходном триггере создается режим хранения старого со-

стояния. Входные сигналы не могут воздействовать на выходной триггер,

поскольку выходы элементов 2 и 3 имеют единичные значения независимо

от входных сигналов.

При С = 1, если при этом имеется сигнал установки ( S=1 или R=1 на

выходах элементов 1 или 4), то он запоминается на все время, пока С=1.

Действительно, до прихода единичного значения С элементы 1 и 4 явля-

лись инверторами для сигналов

S и

и подавали на входы элементов 2 и 3

значения S и R. После изменения тактового сигнала (С=1) на входе од-

ного из элементов (2 или 3) произойдет совпадение единиц, которое сфор-

мирует на его выходе нулевой сигнал. Этот сигнал установит выходной

триггер в необходимое состояние и, кроме того, зафиксирует единицу на

выходе того из элементов (1 или 4), который породил сигнал установки.

Схема при этом становится нечувствительной к изменению данного ин-

формационного сигнала.

Однако возможно влияние на выходной триггер со стороны второго

входа, если на нем возникнет сигнал установки, так как совпадение единиц

произойдет и на втором элементе. Требование одновременной установки в

нулевое и единичное состояния противоречиво. Чтобы исключить такую

ситуацию, в схему вводят еще две связи между элементами 2 и 3. Теперь

нулевой сигнал на выходе элементов 2 и 3 будет выполнять три функции:

1) устанавливать выходной триггер в необходимое состояние;

2) обеспечивать запоминание сигнала установки, имевшегося к момен-

ту перехода тактового сигнала С от 0 к 1;

3) блокировать возможность появления сигнала установки выходного

триггера по второму входу.

На рис. 9.10,

б показано условное графическое обозначение комбиниро-

ванного динамического триггера, выполняющего функции RS- и JK-

триггеров.

9.4 РЕГИСТРЫ

Регистры – самые распространенные узлы ЭВМ. Они состоят из разряд-

ных схем, число которых соответствует разрядности обрабатываемых слов.

В каждом разряде имеются триггер и чаще всего логические элементы.

Регистры выполняют ряд микроопераций над словами:

• прием слова (установка в нулевое или единичное состояние, прием

слова в прямом или обратном кодах);

• выдача слов из регистра в прямом или обратном кодах;

• выполнение поразрядных логических операций над несколькими

словами;

119

• сдвиг слов в разрядной сетке влево или вправо на определенное чис-

ло разрядов (сдвигающие регистры).

Для выполнения перечисленных операций наиболее удобны регистры

на триггерах типа D, RS, JK.

Регистры классифицируются по способам приема и выдачи ин-

формации, количеству каналов передачи слов, тактирования.

В параллельных регистрах прием и выдача слов производятся по всем

разрядам одновременно, в них осуществляются также поразрядные опера-

ции над словами.

В последовательных регистрах слова принимаются и выдаются разряд

за разрядом, их называют сдвигающими, поскольку тактирующие сигналы

перемещают слово в разрядной сетке.

Последовательно-параллельные регистры имеют одновременно входы

последовательного и параллельного приема (выдачи) слов и могут выпол-

нять взаимные преобразования последовательных кодов в параллельные и

наоборот.

По количеству каналов передачи данных различают парафазные и

однофазные регистры. По способу тактирования различают однотактные и

многотактние регистры. Первые управляются одной последовательностью

синхронизирующих сигналов, а вторые – несколькими.

Параллельные регистры состоят из разрядных схем, не связанных

между собой. На рис. 9.11,

а показан параллельный регистр с

однофазными входами, а на рис. 9.11,

б – пример микросхемы четырехраз-

рядного регистра.

а б

Рис. 9.11

а)

б)

120

Параллельный регистр с однофазными входами принимает слово за два

такта: установка в «О» и запись информации. Перед записью новой

информации необходимо привести все разряды регистра в исходное

нулевое состояние. Это достигается подачей логической единицы на

сбрасывающий вход R. Запись информации происходит по тактовому

сигналу С.

Регистр с внутренним парафазным входом имеет вдвое больше входных

цепей и логических элементов, но принимает слово быстрее, всего за один

такт (рис. 9.12). При парафазных входах каждый из триггеров будет

установлен в необходимое состояние независимо от исходного.

Для расширения функциональных возможностей параллельных

регистров применяют входную и выходную логики.

На рис. 9.13 показан разряд параллельного регистра с однофазным

приемом разряда слова с двух направлений и парафазной выдачей разряда

слова на два направления. Функционирование схемы понятно из рис. 9.13.

Назначение входов:

– запись кода a

;

– запись кода b

;

– парафазная выдача в первый адрес 1;

– парафазная выдача во второй адрес 2.

Рис. 9.12