Аксенов, В.П. Сигнальные процессоры

61

Таблица 10. Регистры конфигурации портов SPORT

Адрес Назначение регистра

0x3FFA Приемник RX0 порта SPORT0 , биты 31-16

0x3FF9 Приемник RX0 порта SPORT0 , биты 15-10

0x3FF8 Передатчик TX0 порта SPORT0 , биты 31-16

0x3FF7 Передатчик TX0 порта SPORT0 , биты 15-10

0x3FF6

Регистр управления порта SPORT0:

источник битовой синхронизации, кадровая синхронизация,

компандирование, длина слова

0x3FF5 Делитель битовой частоты SCLKDIV порта SPORT0

0x3FF4 Делитель кадровой частоты RFSDIV порта SPORT0

0x3FF3 Регистр управления автобуферизацией порта SPORT0

0x3FF2

Регистр управления порта SPORT1:

выходной сигнал флага, источник битовой синхронизации,

кадровая синхронизация, компандирование, длина слова

0x3FF1 Делитель битовой частоты SCLKDIV порта SPORT1

0x3FF0 Делитель кадровой частоты RFSDIV порта SPORT1

0x3FEF Регистр управления автобуферизацией порта SPORT1

На рис. 37 приведен формат регистра управления 0x3FF6 порта SPORT0.

Состояние разрядов 8 и 9 регистра зависят от схемы подключения кодека

к процессору и выбранного источника синхронизации. В схеме на рис. 38 кад-

ровую синхронизацию выполняет выходной сигнал кодека SDOFS, который

сформирован делением частоты опорного внешнего генератора 16,384 МГц.

Если в качестве источника синхронизации выбран внешний генератор

16,384 МГц, то сигнал RFS процессора должен быть входом, для чего в разряд 8

регистра управления 0x3FF6 необходимо записать ноль при инициализации

порта SPORT0.

Сигнал процессора TFS в рассмотренной схеме при установленной пере-

мычке может быть только входом. Поэтому в разряд 9 регистра управления

0x3FF6 необходимо также записать ноль. Если в схеме перемычку между выво-

дами RFS и TFS убрать (рис. 34), то TFS необходимо запрограммировать на вы-

вод, записав единицу в разряд 9. В этом случае сигнал кадровой синхронизации

ТFS должен сформировать последовательный порт процессора.

62

Рис. 37. Разряды регистров управления 0x3FF6 порта SPORT0 и 0x3FF2 порта SPORT1

Кадровая синхронизация кодека SDOFS тактирует только приемник

порта SPORT. Начало приема и передачи могут не совпадать. Задержка между

передачей и приемом зависит от количества команд подпрограммы обработки

прерывания.

Последний вариант синхронизации более удобен для смешанного режи-

ма работы, когда процессор вначале записывает управляющие слова для ини-

циализации кодека, а затем переводит кодек в режим приема и передачи дан-

ных. При инициализации кодека передаваемые процессором данные не должны

15

14

13

12

11

10

9 8 7 6 5 4 3 2 1 0

SLEN (длина слова – 1)

Активный уровень сигнала кадровой

синхронизации приемника RFS :

0 – высокий, 1 - низкий

Активный уровень сигнала кадровой

синхронизации передатчика ТFS:

0

–

высокий, 1

-

низкий

Сигнал кадровой синхронизации

приемника

RFS

:

0

–

вход, 1

-

выход

Сигнал кадровой синхронизации

передатчика ТFS: 0 – вход, 1 - выход

00 – неиспользуемые биты равны 0

01 – неиспользуемые биты равны знаку

10 – μ-закон компрессии

11– А-закон компрессии

Кадровая синхронизация передатчика

:

0 – обычная, 1 - альтернативная

Кадровая синхронизация приемника

:

0 – обычная, 1 - альтернативная

Кадровая синхронизация передатчика

:

0 – первого слова, 1 – каждого слова

Кадровая синхронизация приемника

:

0 – первого слова, 1 – каждого слова

Битовая синхронизация SCLK

:

0 – внешняя (после сброса), 1 – внутренняя

Режим работы порта

:

0 – обычный, 1 – многоканальный

63

Рис. 38. Внешняя синхронизация приемника порта SPORT

поступать на вход ЦАП, принимаемые данные не должны восприниматься про-

цессором как информация от АЦП. Пример программирования выводов про-

цессора RFS и TFS при инициализации SPORT0 для смешанного режима ра-

боты кодека приведен в листинге 2.

При записи числа в регистр управления 0x3FF6 порта SPORT0 исполь-

зуется его имя SPORT0_Control_Reg, объявленное в файле constant.h. Инициа-

лизация последовательного порта SPORT0 в приведенной программе выпол-

няется отдельной командой для каждого разряда. Если в выбранный разряд

необходимо записать 0, то содержимое регистра умножается на константу с

нулем в этом же разряде и единицами во всех остальных разрядах. Это позво-

ляет обнулить только один из 16 разрядов, сохранив предыдущие значения в 15

разрядах, находившихся в регистре управления до умножения на константу

(маску). Поразрядное умножение двух чисел с помощью команды ''and'' опре-

деляет результат умножения в каждом разряде 0 × Х = 0, 1 × Х = Х, где Х

обозначает произвольное состояние бита (0 или 1).

Аналоговые сигналы

код

ека 1

Аналоговые сигналы

кодека 2

10 к

3 B

Кодек

AD73322

Процессор

ADSP-2189M

TFS

DT

SCLK

DR

RFS

SDIFS

SDI

SCLK

SDO

SDOFS

SE

Кодек 1

Кодек 2

Генератор

16,384 МГц

МCLK

VFBP1

VOUT2

VFBP2

VOUT1

П

о

р

т

S

P

O

R

T

64

Аналогично для записи единицы в один из 16 разрядов с сохранением ос-

тальных 15 разрядов используется поразрядное логическое сложение. Пораз-

рядное логическое сложение двух чисел с помощью команды ''or'' определяет

результат умножения в каждом разряде 0 + Х = Х, 1 + Х = 1. Единица должна

быть в том же разряде константы, в котором необходимо записать единицу в

регистр. Остальные 15 разрядов константы равны нулю.

Листинг 2. Программирование сигнала RFS на ввод, TFS - на вывод

#include ''constant.h''; /* подключаем файл с именами регистров */

ax0 = dm(SPORT0_Control_Reg); /* читаем регистр 0x3FF6 и сохраняем

его в регистре ax0 */

ay0 = b#1111111011111111; /* маска разряда 8 */

ar = ax0 and ay0; /* поразрядное умножение регистров ax0 и ay0

обнуляет разряд 8 регистра ar и сохраняет остальные 15 разрядов ax0 */

dm(SPORT0_Control_Reg) = ar; /* записываем ar в регистр 0x3FF6

с 0 в разряде 8, вывод RFS процессора запрограммирован на ввод */

ax0 = dm(SPORT0_Control_Reg); /* читаем регистр 0x3FF6 и сохраняем

его в регистре ax0 */

ay0 = b#0000001000000000; /* маска разряда 9 */

ar = ax0 or ay0; /* поразрядное логическое сложение ax0 и ay0

устанавливает разряд 9 регистра ar и сохраняет 15 разрядов ax0 */

dm(SPORT0_Control_Reg) = ar; /* записываем ar в регистр 0x3FF6

с 1 в разряде 9, вывод TFS процессора запрограммирован на вывод */

Файл constant.h

#define SPORT1_Autobuf 0x3FEF

#define SPORT1_RFSdiv 0x3FF0

#define SPORT1_SCLKdiv 0x3FF1

#define SPORT1_

Control_Reg

0x3FF2

#define SPORT0_Autobuf 0x3FF3

#define SPORT0_RFSdiv 0x3FF4

#define SPORT0_SCLKdiv 0x3FF5

#define SPORT0_

Control_Reg

0x3FF6

#define SPORT0_TX_

Channels0

0x3FF7

#define SPORT0_TX_Channels1 0x3FF8

#define SPORT0_RX_Channels0 0x3FF9

#define SPORT0_RX_Channels1 0x3FFA

#define TSCALE 0x3FFB

#define TCOUNT 0x3FFC

#define TPERIOD 0x3FFD

#define DM_Wait_Reg 0x3FFE

#define System_Control_Reg 0x3FFC

65

В начале программы в секции памяти программ заполняется таблица век-

торов прерываний, которая связывает вектор с именем программы и подпро-

граммы прерывания (листинг 3).

Сброс процессора вызывает выполнение программы с нулевого адреса.

Программа в листинге 3 определяет безусловный переход с нулевого стартово-

го адреса к основной программе main. Сигнал прерывания приемника последо-

вательного порта SPORT0 вызывает выполнение подпрограммы обработки

прерывания fir_start. Команда rti означает окончание подпрограммы обработки

прерывания. Поэтому сигналы остальных источников прерываний никаких дей-

ствий в программе не вызывают. Каждый вектор занимает в таблице 4 адреса.

Векторы, которые не используются программой main, заполняются четырьмя

командами rti.

Листинг 4 содержит объявление двух циклических буферов в памяти

ОЗУ процессора ADSP-2189M с помощью константы taps. Один из них нахо-

дится в памяти данных dm и содержит 15 последних отсчетов аналогового сиг-

нала в массиве data_buffer, заполняемого с частотой дискретизации F

S

по ходу

выполнения программы. Другой буфер располагается в области программ pm

Листинг 3. Инициализация векторов прерываний в основной программе

.section/pm Interrupts; /* заполняем таблицу в памяти программ */

start:

jump main; rti; rti; rti; /* вектор сброса 0х0000, переход на основную

программу с именем main в секции .section/pm_code */

rti; rti; rti; rti; /* вектор 0х0004 сигнала IRQ2 */

rti; rti; rti; rti; /* вектор 0х0008 сигнала IRQL1 */

rti; rti; rti; rti; /* вектор 0х000C сигнала IRQL0 */

rti; rti; rti; rti; /* вектор 0х0010 передатчика порта SPORT0 */

jump fir_start; rti; rti; rti; /* вектор 0х0014 приемника порта SPORT0,

переход на подпрограмму обработки прерывания с именем fir_start */

rti; rti; rti; rti; /* вектор 0х0018 сигнала IRQE */

rti; rti; rti; rti; /* вектор 0х001C контроллера BDMA */

rti; rti; rti; rti; /* вектор 0х0020 передатчика SPORT1 */

rti; rti; rti; rti; /* вектор 0х0024 приемника SPORT1 */

rti; rti; rti; rti; /* вектор 0х0028 таймера */

rti; rti; rti; rti; /* вектор 0х002С снижения потребления */

66

для хранения коэффициентов фильтра в массиве coefficient. Коэффициенты

фильтра считываются из файла только при компоновке программы. Эти значе-

ния могут изменяться при повторном проходе компоновщика (linker) без до-

полнительной трансляции ассемблером.

В листинге 5 приведен пример основной программы main и подпрограм-

мы обработки прерываний fir_start. В модуле main программы определяются

переменные циклических буферов с помощью регистров I (указатель), L (дли-

на), M (модификатор). Каждое прерывание вызывает перемещение указателя I

на один шаг (М = 1) в каждом буфере. С помощью цикла clear все элементы

буфера обнуляются. В управляющие регистры заносятся числа, определяющие

параметры и режим работы последовательного порта SPORT0.

В подпрограмме fir_start заполняется буфер цифровых отсчетов аналого-

вого сигнала с использованием регистра приемника rx0, рассчитывается выход-

ной сигнал КИХ-фильтра N-го порядка и выводится на ЦАП кодека через вы-

ходной регистр порта tx0.

После проведения процессором инициализации в начале программы схе-

ма, состоящая из процессора, кодека и внешних генераторов на рис. 39, вы-

полняет циклическую обработку прерываний с периодом дискретизации T

S

в

следующем порядке:

- преобразование входного напряжения в 16-разрядный двоичный код;

- передача последовательным кодом двух слов по 16 бит АЦП каждого ка-

нала с синхронизацией сигналами кодека SCLK и SDOFS;

Листинг 4. Объявление буферов для хранения коэффициентов и данных кодека

#define taps 15 /* константа taps = 15 */

#define taps_less_one 14 /* константа taps_less_one = 14 */

.section/dm dm_data;

.var/circ data_buffer[taps]; /* циклический буфер отсчетов в области dm */

.section/pm pm_data;

var/circ coefficient[taps] =

''coeff.dat''; /* циклический буфер коэффициентов

в области pm заполняется числами из файла ''coeff.dat'' */

67

-формирование последовательным портом SPORT0 сигнала прерывания

после приема двух слов от кодека;

-передача контроллером прерывания вектора прерывания 0х0014;

Листинг 5. Инициализация порта SPORT0 и обработка прерываний

. section /pm pm_code;

main:

l0 = length (data_buffer); /* устанавливаем длину циклических */

l4 = length (coefficient) /* буферов отсчетов кодека и коэффициентов */

m0 = 1; /* шаг изменения индекса l0 в буфере data_buffer */

m4 = 1; /* шаг изменения индекса l4 в буфере coefficient */

i0 = data_buffer; /* указатель начала буфера отсчетов */

i4 = coefficient; /* указатель начала буфера коэффициентов */

ax0 = 0;

cntr = length (data_buffer); /* устанавливаем счетчик циклов cntr */

do clear until ce;

clear: dm(i0,m0) ax0; /* обнуляем буфер отсчетов */

ax0 = 0x2A0F;

dm(SPORT0_Control_Reg) = ax0; /* программируем порт SPORT0: */

/* длина слова 16 бит, компрессия не используется, активные уровни сигналов

RFS, TFS- высокие, RFS – вход, TFS – выход, обычная синхронизация каждого

слова приемника и передатчика, внешняя битовая синхронизация SCLK, мно-

гоканальный режим не используется */

ax0 = 0x1000;

dm(System_Control_Reg) = ax0; /* разрешаем работу порта SPORT0 */

icntl = 0x00; /* вложенные прерывания запрещены */

imask = 0x0060; /* разрешаем прерывания только от приемника и передатчика

порта SPORT0 */

mainloop:

idle; /* переход в режим пониженного энергопотребления */

jump mainloop; /* ожидание в цикле

поступления сигнала прерывания

от порта SPORT0 */

. section /pm seg_code;

fir_start: /* начало подпрограммы обработки прерывания SPORT0 */

si = rx0; /* читаем регистр приемника порта rx0 */

dm(i0,m0) = si; /* передаем новый отсчет в буфер data_buffer */

mr = 0; my0 = pm(i4,m4); mx0 = dm (i0,m0); /* переписываем коэффициент и

отсчет соответственно в регистры my0,mx0 умножителя-накопителя МАС */

cntr = taps_less_one; /* устанавливаем счетчик циклов cntr */

do convolution until ce;

convolution:

mr = mr + mx0 * my0(ss), my0 = pm(i4,m4), dm (i0,m0); /* умножение

с накоплением N-1 раз в блоке МАС */

mr = mr + mx0 * my0(rnd); /* N-ый проход цикла с округлением результата */

if mv sat mr; /* проверка переполнения результата */

tx0 = mrl; /* записываем выходной сигнал фильтра в передатчик tx SPORT0 */

rti; /* выход из подпрограммы обработки прерывания */

68

Рис. 39. Электрическая схема обработки сигналов процессором ADSP-2189M

U

BX1

25

30

29

28

27

11

10

9

26

31

18

24

23

22

21

20

19

17

16

15

14

13

9

10

11

8

7

100

97

12

20

18

19

21

13

14

15

17

31

24

22

1

30

2

3

29

28

4

25

23

26

7

8

9

10

11

12

27

5

6

1

4

76

77

78

79

81

6

5

4

2

DA3

DD1

DA2

Антиэлайсин-

говый фильтр

32

31

R7

33

16

.

384

МГц

DA1

37. 5 МГц

3В

5

7

13

34

33

35

12

11

10

9

8

7

6

5

4

3

2

1

R3

10К

Сброс

21

23

11

18

AD733222L

14

12

13

26

2

28

4

16

17

U

BX2

C2

47

n

С1

47

n

R1

100

3В

R6

33

R2

100

R4

10К

15

1

5

OUT

NC

VFBP1

VFBP2

MCLK

SDIFS

SDI

SDOFS

SDO

VFBN1

VFBN2

SCLK

SE

RES

VOUTP1

VOUTP2

REFCAP

6

C3

100

n

RES

PFI

MR

ADM7DBSAR

W

D0

G

E

A1

A0

A2

A4

A3

A5

A7

A6

A8

A10

A9

A11

A13

A12

A14

A16

A15

A17

A18

D1

D2

D3

D4

D5

D6

D7

ROM

S

M29W040B

98

99

1

44

19

20

21

26

7

8

9

RES

10

27

5

6

A1

A0

A2

A4

A3

A5

A7

A6

A8

A10

A9

A11

A13

A12

CPU

ADSP-2189M

D8

D9

D10

D11

D12

D13

D14

D15

SCLK

0

RFS0

DR0

CLKIN

1

OUT

NC

R5

10K

DT0

TFS0

D16

D17

D18

D19

D20

BMS

RD

WR

31

30

29

28

27

26

25

24

23

22

21

20

19

17

15

14

13

16

18

8

7

6

5

4

3

2

1

69

-временное прекращение основной программы main и переход на подпро-

грамму обработки прерывания, имя которой fir_start указано в таблице векторов

(листинг 3);

- выполнение подпрограммы обработки прерывания fir_start, которая на-

чинается чтением регистра приемника с новым отсчетом АЦП (si=rx0) и завер-

шается командой вывода выходного сигнала КИХ-фильтра на ЦАП (tx0 = mrl);

- возвращение в прерванную программу main;

- прием последовательным кодом за 32 такта сигнала синхронизации

SCLK двух 16-разрядных слов в регистр кодека, одно из которых было рассчи-

тано в подпрограмме fir_start;

-преобразование цифрового двоичного кода в пропорциональный выход-

ной аналоговый сигнал ЦАП одного или двух каналов.

Временные диаграммы цифровой фильтрации входного аналогового сиг-

нала приведены на рис. 40. Графики не отражают действительных задержек,

вносимых отдельными блоками устройства цифровой обработки. Они характе-

ризуют последовательность преобразований и поясняют синхронизацию под

программы обработки прерываний сигналами кодека и последовательного пор-

та процессора. Время задержки сигнала t

ЗС

определяет минимальную времен-

ную задержку прохождения аналогового сигнала от входа АЦП до выхода

ЦАП, вносимую кодеком и подпрограммой fir_start. Задержка t

ЗС

не связана с

частотными свойствами КИХ-фильтра и проявляется даже в том случае, когда

выходной сигнал ЦАП повторяет входной сигнал АЦП. Фазовая задержка сиг-

нала определяется типом фильтра и его порядком.

Обмен данными между кодеком и процессором выполняется последова-

тельным кодом за 32 такта сигнала синхронизации тактового генератора 16.

384 МГц. Скорость выполнения программы определяет внешний генератор 37.

5 МГц.

70

Рис. 40. Временные диаграммы цифровой обработки аналогового сигнала

Глава 5. ОБРАБОТКА ДАННЫХ СИГНАЛЬНЫМ ПРОЦЕССОРОМ

5.1. Ввод-вывод данных по прерываниям

Ввод цифровых отсчетов аналогового сигнала Х(t) из АЦП и вывод дан-

ных в ЦАП программа должна выполнять циклически с периодом дискретиза-

ции T

S

. Для этого в процессорах обычно используется механизм векторного

прерывания. Источниками прерываний являются сигналы, которые поступают

t

T

S

T

S

t

ЗС

Модуль

main

Подпрограмма

fir_start

SDIFS

Преобразование

ЦАП

32T

SCLK

32T

SCLK

t

АЦП

t

Преобразование

АЦП

Сигнал

запроса

прерывания

SDOFS

32T

SCLK

3T

SCLK

32T

SCLK

t

АЦП

Аксенов, В.П. Сигнальные процессоры

Подождите немного. Документ загружается.