Аксенов, В.П. Сигнальные процессоры

Подождите немного. Документ загружается.

на вход контроллера прерываний и временно приостанавливают выполнение

основной программы. Процессор, получив сигнал на входе контроллера, закан-

чивает выполнение текущей команды в произвольной точке основной програм-

мы и переходит к одной из подпрограмм обработки прерывания. В приведен-

ном на рис. 41 примере прерывание вызвал импульсный сигнал, формируемый

Рис. 41. Вызов подпрограмм контроллером прерываний ADSP-2189M

Запрос 2

Запрос 1

Основная программа

Адрес

ячейки

памяти

Код

команды

0x0050

Команда 1

0x0051

Команда 2

0x0052

Команда 3

0x0053

Команда 4

…………

0x0210

Команда n

0x0211

Команда n+1

0x0212

Команда n+2

…………

Останов

Адрес

ячейки

памяти

Код

команды

0x0500

Команда 1

0x0501

Команда 2

0x0502

Команда 3

0x0503

Команда 4

…………

0x0610

Команда m

0x0611

Команда m+1

…………

Возврат из

подпрограммы

(RTI)

Адрес

ячейки

памяти

Код

команды

0x0710

Команда 1

0x0711

Команда 2

0x0712

Команда 3

0x0713

Команда 4

…………

0x0790

Команда m

0x0791

Команда m+1

…………

Возврат из

подпрограммы

(RTI)

Подпрограмма обработки

прерывания 1

Подпрограмма обработки

прерывания 2

Стек

для хранения регистров

ASTAT, MSTAT, IMASK

и программного счетчика

РС

Встроенный

контроллер

прерываний

Запрос на прерыва-

ние выполняемой

программы

Внешние

cигналы

ADSP-2189M

Сигналы

от встроенных

устройств

периодически с интервалом T

на входе контроллера, встроенного в микросхе-

му процессора ADSP-2189M. Внешний сигнал поступил на вход микросхемы в

тот момент времени, когда процессор выполнял команду n, расположенную в

ячейке памяти программ РМ с адресом 0x0210. Прерывание изменяет линейный

порядок выполнения программы.

После завершения текущей команды n процессор автоматически зано-

сит в стек информацию о состоянии программы в данный момент времени, рас-

положенную в системных регистрах, для ее дальнейшего восстановления по

окончании обработки прерывания. Содержимое программного счетчика сохра-

нится в стеке PC, регистры секвенсора ASTAT, MSTAT, IMASK запоминаются

в блоке STATUS STACK. Затем вместо следующего адреса 0x0211, на единицу

больше текущего, процессор запишет в программный счетчик адрес начала

подпрограммы обработки, который определяется таблицей векторов преры-

ваний (табл. 11).

Таблица 11. Источники и векторы прерываний ADSP-2189M

Источник прерывания Адрес вектора прерывания

Сброс (Reset) 0x0000 (наивысший приоритет)

Снижение энергопотребления 0x 002С

IRQ2 0x 0004

IRQL1 0x 0008

IRQL0 0x 000C

Передатчик порта SPORT0 0x 0010

Приемник порта SPORT0 0x 0014

IRQE 0x 0018

Байтовый обмен ПДП (DMA) 0x 001C

Передатчик порта SPORT1 или сигнал IRQ1 0x 0020

Приемник порта SPORT1 или сигнал IRQ0 0x 0024

Таймер (timer) 0x 0028 (самый низкий приоритет)

Примечание: IRQ2, IRQL1, IRQL0, IRQE, IRQ1, IRQ0 – внешние сигналы, поступающие на

входы процессора. Адреса векторов записаны в 16-ричной системе счисления.

Последовательность выполняемых при этом переходов: сигнал на входе

контроллера → вектор на выходе контроллера → таблица → адрес начала под-

программы. Для каждого сигнала контроллера в таблице зарезервировано 4

ячейки памяти и определен вектор. Вектор – это число, соответствующее по-

рядковому номеру сигнала и передаваемое контроллером процессору по внут-

ренней шине с той целью, чтобы процессор смог определить источник преры-

вания. Прерывания могут вызываться как внешними устройствами по отноше-

нию к процессору, так и внутренними. Для определения вектора необходимо

адрес, указанный в таблице, разделить на четыре (каждому источнику в памяти

отведено четыре ячейки памяти).

Если, например, периодические прерывания вызывает сигнал внутренне-

го таймера, то контроллер передает процессору вектор 0х000А. Умножением на

четыре процессор рассчитывает первый адрес 0х0028 четырех ячеек памяти и

записывает его в программный счетчик. Поскольку разместить реальную под-

программу обработки в четырех ячейках памяти невозможно, то здесь обычно

записывают команду безусловного перехода на начало подпрограммы обработ-

ки прерывания таймера. В программах пользователя на языке ассемблера при

заполнении таблицы векторов указывается имя подпрограммы в строке, соот-

ветствующей вектору 0х000А.

Выполнив подпрограмму обработки прерывания, процессор после коман-

ды завершения RTI автоматически восстанавливает системные регистры, читая

их содержимое из стека, записывает в программный счетчик адрес команды

n+1 и продолжает выполнение основной программы с той точки, в которой

произошел выход на подпрограмму. Поэтому приведенная в листинге 1 про-

грамма расчета выходного сигнала КИХ-фильтра должна находиться не в ос-

новной программе, а в подпрограмме обработки прерывания таймера или по-

следовательного порта, к которому подключены АЦП и ЦАП.

Регистр маскирования IMASK разрешает или запрещает прерывания ин-

дивидуально по каждому внешнему сигналу или встроенному устройству (табл.

12). Если обнулить бит 0 регистра IMASK, то процессор прекратит выполнять

подпрограмму, определенную вектором таймера 0х000А.

Таблица 12. Регистр маскирования прерываний IMASK

Биты 9 8 7 6 5 4 3 2 1 0

Устройство

или сигнал

IRQ2 IRQL1

IRQL0

SPORT0

TX0

SPORT0

RX0

IRQE BDMA

SPORT1

TX1

(IRQ1)

SPORT1

RX1

(IRQ0)

Таймер

Программа пользователя может разрешить обработку отдельного преры-

вания, если соответствующий бит установить (записать в него единицу), или

запретить - при сброшенном бите. Допускается менять содержимое регистра в

процессе выполнения программы. При включении питания или сбросе процес-

сора регистр IMASK автоматически обнуляется, т.е. все маскируемые прерыва-

ния запрещены. Запись в регистр двоичного числа 0000000001 разрешит пре-

рывания только от таймера.

Чтобы разрешить прерывания от приемника последовательного порта

SPORT0 (RX0) и от внешнего сигнала IRQ2 необходимо записать в регистр

число 1000100000 с установленными битами в разрядах 9 и 5. Прерывания пе-

редатчика порта SPORT0 (TX0) будут запрещены. Поступающие сигналы на

контроллер не вызовут выполнения процессором подпрограммы обработки

прерывания передатчика порта SPORT0.

Встроенным контроллером прерываний обрабатывается десять маски-

руемых и два немаскируемых прерывания. Немаскируемые прерывания, вызы-

ваемые сбросом и выключением питания, программно запретить нельзя, они

всегда разрешены. Процессор может временно приостановить подпрограмму

обработки устройства с более низким приоритетом, если до завершения под-

программы поступил запрос от устройства с более высоким приоритетом. Под-

программу обработки прерывания таймера, имеющего самый низкий приори-

тет, может приостановить любой другой сигнал, одновременно поступивший на

вход контроллера и разрешенный регистром IMASK и регистром ICNTL.

Регистр управления ICNTL содержит 5 разрядов. Бит 4 ICNTL разрешает

или запрещает вложенные прерывания, т.е. одновременное выполнение не-

скольких подпрограмм прерываний с временной приостановкой тех, которые

имеют более низкий приоритет (рис. 42). Импульсный сигнал запроса 2 с более

высоким приоритетом приостановил выполнение подпрограммы обработки

прерывания сигнала 1. Подпрограмма 1 будет продолжена только после того,

как полностью завершится подпрограмма 2. Сигнал запроса 1 не может пре-

рвать подпрограмму 2.

Рис. 42. Обработка контроллером вложенных прерываний

Если бит 4 в регистре ICNTL установлен, то вложенные прерывания раз-

решены, при сброшенном бите – запрещены. Разряд 3 в регистре не использу-

ется. Биты 0,1,2 ICNTL определяют реакцию контроллера на форму внешних

сигналов IRQ0, IRQ1 и IRQ2 соответственно. При установленном бите кон-

троллер реагирует на фронт импульса, при сброшенном бите – на уровень сиг-

нала. Регистр управления ICNTL не обладает чувствительностью к форме сиг-

налов встроенных устройств, подключенных к контроллеру.

продолжение

п/программы 1

Зап

рос 1

Запрос 2

Выполнение

п/программы 1

Выполнение

п/программы 2

останов

п/программы 1

Задержка между предоставлением прерывания и выполнением первой ко-

манды подпрограммы составляет 3 командных цикла и равна 40 нс для таймера,

сигналов IRQx и последовательного порта SPORT. После сброса процессора

прерывания разрешены по умолчанию. Команда DIS INTS запрещает все пре-

рывания, независимо от содержимого регистра маскирования IMASK. Проти-

воположная по действию команда ENA INTS разрешает процессору выполнять

все прерывания, определенные в IMASK.

Таблица векторов прерываний занимает в памяти программ РМ фиксиро-

ванную область адресов от 0х0000 до 0х002F. Программы и подпрограммы

пользователя являются перемещаемыми. Начальные адреса подпрограмм в

примере на рис. 41 могут изменяться на этапах трансляции и компоновки. Зна-

чения 0x0050, 0x0500 и 0х0710 приведены только для наглядности и не служат

правилом для определения начальных адресов. Распределение адресов памяти

программ и памяти данных процессора приведено в табл. 13.

Распределение начальных адресов в памяти программ и памяти данных

выполняет автоматически операционная система на этапе трансляции и компо-

новки. Программисту необходимо учитывать максимальный размер каждой об-

ласти памяти, которая используется в программе пользователя.

Таблица 13. Области памяти программ РМ и памяти данных DM ADSP-2189

Начальный

адрес

Конечный

адрес

Длина слова

(биты)

Сегмент прерываний РМ 0х00000 0х0002F 24

Сегмент кода РМ 0х00030 0х01840 24

Сегмент кода 2 РМ 0х02000 0х02600 24

Сегмент данных DM 0х00000 0х036AF 16

Сегмент инициализации DM 0х036B0 0х036BF 16

Сегмент страниц DM 0х036C0 0х036CF 16

Сегмент данных DM 0х036D0 0х03C00 16

5.2. Организация циклического буфера

Во многих задачах цифровой обработки сигналов используется хранение

в памяти программы массива из N последних цифровых отсчетов, накопленных

за постоянный интервал времени. Дискретные значения аналогового сигнала

X(t) из АЦП могут поступать на вход циклического буфера процессора, если в

программе пользователя указаны параметры буфера и порт, к которому под-

ключен аналого-цифровой преобразователь. На рис. 43 показано десять цифро-

вых значений Х, постепенно заполняющих четыре ячейки буфера памяти. При

поступлении нового отсчета в буфере изменяется содержимое одной 16-

разрядной ячейки памяти и сохраняется N-1 предыдущих значений.

Рис. 43. Заполнение циклического буфера длиной N = 4

Рассмотрим применение циклического буфера для программной реализа-

ции фильтра с конечной импульсной характеристикой (КИХ) четвертого по-

рядка. После заполнения буфера первыми четырьмя числами Х1, Х2, Х3, Х4

рассчитывается свертка

Y = k1·X1 + k2·X2 + k3·X3 +k4·X4,

где k1, k2, k3, k4 – постоянные коэффициенты фильтра.

Чтобы выполнить свертку из четырех произведений и трех сумм в про-

грамме на языке ассемблера необходимо указать с помощью косвенной адреса-

ции номера ячеек буфера, в которых хранятся числа Х

Y = k1·x(0) + k2·x(1) + k3·x(2) + k4· x(3).

X1 X2 X3 X4 X5 X6 X7 X8 X9 X10

. . . . . . . . .

N = 4

При чтении из памяти индексы массива x для расчета Y меняются в сле-

дующем порядке: 0, 1, 2, 3. Генератор адреса DAG при следующем обращении

к массиву x автоматически повторит цикл перебора индексов, независимо от

того, какая будет выполняться команда в программе – чтение или запись. Сле-

дующая команда алгоритма – запись числа Х5 в ячейку памяти буфера. По-

скольку следующим индексом цикла адреса является 0, то Х5 запишется в бу-

ферный элемент массива х(0). Затем следует новый цикл расчета выходного

сигнала фильтра с продолжением перебора индекса при чтении переменных из

памяти

Y = k2·x(1) + k3·x(2) + k4· x(3) + k1·x(0),

т.е.

Y = k2·X2 + k3·X3 +k4·X4 + k1·Х5.

Самый старый отсчет Х1 из буфера удален, три значения Х2, Х3 и Х4 со-

хранились без изменения. Порядок перебора индексов 1, 2, 3, 0 при расчете Y

отличается от того, который был ранее. После записи Х6 в ячейку х(1) расчет

выходного сигнала выполняется с перебором индексов 2, 3, 0, 1

Y = k3·x(2) + k4· x(3) + k1·x(0) + k2·x(1) = k3·X3 +k4·X4 + k1·Х5 + k2·X6.

Этот способ применяется при любом числе звеньев фильтра. При такой

адресации ячеек памяти генератор адреса должен выдавать лишь последова-

тельные значения адресов, вне зависимости от того, какая операция с памятью

– чтение или запись – осуществляется в настоящий момент. Буфер такого типа

называется циклическим, потому что когда при записи или чтении достигается

последняя ячейка, указатель памяти автоматически устанавливается на начало

буфера.

Выборка коэффициентов из памяти осуществляется одновременно с вы-

боркой данных. При рассмотренной схеме адресации самые старые отсчеты из-

влекаются из памяти первыми. Поэтому порядок выборки коэффициентов

должен соответствовать очередности выбираемых данных. Для расчета фильтра

в программе необходимо организовать два циклических буфера – один для дан-

ных Х, другой – для коэффициентов k.

Одновременная выборка двух операндов k и Х в сигнальном процессоре

осуществляется по двум независимым шинам: шине данных памяти программ и

шине данных памяти данных. Кроме того, имеются отдельные шина адреса па-

мяти программ и шина адреса памяти данных. Таким образом, МАС может по-

лучать входные данные по каждой шине данных одновременно. Для задания

длины циклического буфера в программе можно использовать только регистры

L0 – L7, указателя адреса – регистры I0 – I7, шага изменения адреса – реги-

стры М0 – М7.

В листинге 6 приведен фрагмент программы вычисления одного значе-

ния выходного сигнала КИХ-фильтра N-го порядка по следующему алгоритму:

- выборка коэффициента из циклического буфера коэффициентов;

- обновление указателя адреса буфера коэффициентов;

- выборка отсчета из циклического буфера входного сигнала;

- обновление указателя адреса буфера входного сигнала;

- умножение коэффициента на отсчет;

- добавление нового слагаемого к промежуточному результату;

- переход в начало цикла программы, если просуммированы не все произ-

ведения.

Листинг 6. Расчет фильтра с циклической буферизацией

ADSP – 21xx Пример ассемблерного кода:

М1, М5 = 1 ;

L0, L4 = N ;

MR = 0, MX0 = DM (I0, M1), MY0 = PM (I4, M5) ;

CNTR = N – 1 ;

DO convolution UNTIL CE ;

Convolution :

MR = MR + MX0 * MY0 (SS), MX0 = DM (I0, M1), MY0 = PM (I4, M5) ;

MR = MR + MX0 * MY0 (RND) ;

IF MV SAT MR ;

Буфер коэффициентов использует память программ (РМ), буфер входного

сигнала – память данных (DM). Перед выполнением программы коэффициенты

и отсчеты входного сигнала должны находиться в ячейках РМ и DM соответст-

венно. Указателем адреса памяти циклического буфера коэффициентов являет-

ся регистр I4, циклического буфера входного сигнала – I0. Область адресов па-

мяти для организации буферов в программе определять не нужно, так как эту

задачу решает операционная система пакета проектирования Visual DSP++ на

этапе компоновки (Linker).

Первые команды во второй и третьей строках листинга задают параметры

буферов. Модификаторы адреса М1 и М5 равны единице (шаг изменения адре-

са). В регистрах L0, L4 задается длина буфера, равная порядку фильтра (L0 =

N, L4 = N). Команды четвертой строки очищают регистр MR и заполняют пер-

вым значением Х из памяти данных и первым значением k из памяти программ.

Затем в программе реализуется свертка данных Х и коэффициентов k.

Для этого в следующей строке листинга переменная CNTR определяет количе-

ство циклов: CNTR=N–1. Регистр CNTR используется в качестве счетчика

циклов умножения со сложением в устройстве МАС. Для выполнения цикла не

требуется дополнительных команд по проверке условия его завершения. Выход

из цикла выполнятся процессором автоматически при выполнении условия

CNTR = 0 после N–1 проходов. Начало цикла определено меткой Convolution

после оператора DO UNTIL, окончание – первой точкой с запятой.

Результат вычислений заносится в регистр MR. Многофункциональная

команда MR=MR+MX0*MY0 (SS), MX0=DM(I0, M1), MY0=PM (I4, M5) вы-

полняется за один машинный цикл (13,3 нС). Последние две строки программы

умножают, суммируют N-ый раз и проверяют окончательный результат в реги-

стре MR на переполнение с помощью бита MV. Заключительная команда ум-

ножения с накоплением выполняется с включенным режимом округления RND

до старших 24 разрядов регистра MR. В случае переполнения (MV=1) процес-