Аксенов, В.П. Сигнальные процессоры

Подождите немного. Документ загружается.

Энергозависимая память ОЗУ способна запоминать информацию только

при включенном источнике питания. Программу, выполняемую из ОЗУ, необ-

ходимо предварительно переписать из внешнего устройства, например, накопи-

теля на магнитном или оптическом диске. Работу процессора при выполнении

программы можно представить как циклически повторяющуюся процедуру вы-

борки команды из внутренней или внешней памяти ОЗУ, ПЗУ, запоминания в

регистре команд и выполнения текущей команды с помощью арифметико-

логического устройства (АЛУ) для большей части машинных кодов програм-

мы (рис. 6). Некоторые команды не требуют работы АЛУ, например, пересыл-

ка данных из одного регистра процессора в другой.

Практически все микропроцессоры умеют выполнять в АЛУ логические

операции И, ИЛИ, НЕ, исключающее ИЛИ над двумя операндами. К арифмети-

ческим операциям относятся команды сложения, вычитания, умножения и де-

ления. Производительность процессора в основном зависит от быстродействия

АЛУ.

Рис. 6. Выборка процессором команд из программной памяти

Содержимое программного счетчика передается в микросхему памяти по

параллельной m-разрядной шине адреса. При включении питания или нажатии

кнопки “Сброс” программный счетчик обычно обнуляется, программа стартует

Микросхема ПЗУ или ОЗУ

Шина данных

Шина

управления

Процессор

Шина адреса

Регистр

оманд

Арифметико-

логическое

устройство

Программный

счетчик

Адрес

Код команды

Команда 1

Команда 2

Команда N+1

…

Команда 3

Внутренние

ПЗУ, ОЗУ

с нулевого адреса. Адресные входные сигналы микросхемы памяти выбирают

номер ячейки ПЗУ (ОЗУ). Содержимое выбранной ячейки по нулевому адресу

(после старта) передается в процессор по n-разрядной шине данных и команда 1

запоминается в регистре команд. После завершения текущей команды содер-

жимое программного счетчика увеличивается автоматически на единицу. Про-

цессор выполняет цикл выборки из программной памяти и исполнения сле-

дующей команды 2. Цикл выборки начинается с вывода на шину адреса содер-

жимого программного счетчика. Текущая выполняемая команда программы

всегда находится в регистре команд.

Команда представляет собой многоразрядное двоичное число (рис. 7), ко-

торое состоит из двух частей (полей) – кода операции и кода адресации операн-

дов. Код операции (КОП) задает вид операции, выполняемой данной командой,

код адресации определяет способ адресации переменных и констант (операн-

дов). Если выбранная команда содержит, например, арифметическое сложение

двух переменных, то процессор выполнит сложение в АЛУ, автоматически уве-

личит адрес программного счетчика на единицу и повторит цикл чтения коман-

ды из памяти, начиная с передачи содержимого программного счетчика по ши-

не адреса. Таким образом, обеспечивается последовательная выборка и испол-

нение команд при запуске программы.

Рис. 7. Формат типовой команды микропроцессора

В приведенном примере программы на рис. 6 предполагается, что все ко-

манды состоят из одного байта и шина данных – 8-разрядная. В зависимости от

типа процессора команда может содержать от 1 до 15 байт. Большинство про-

цессоров с архитектурой RISC использует фиксированный 4-байтный формат

для любых команд. Выборка одной RISC-команды из памяти требует четырех

циклов чтения по магистрали с 8-разрядной шиной данных, поэтому содержи-

Код операции (КОП)

Код адресации операндов

мое программного счетчика после этого увеличится на четыре, а не на единицу.

В современных микропроцессорах используется конвейер, выполнение очеред-

ной команды сопровождается одновременной выборкой следующей команды

программы (рис. 8). Два процесса идут параллельно, что ускоряет работу про-

цессора. Конвейер (очередь) команд представляет собой небольшую внутрен-

нюю память процессора, в которую во время выполнения текущей команды при

освобождении внешней шины записывается одна или несколько команд, сле-

дующих за исполняемой.

Рис. 8. Работа конвейера команд

2.2. Системная магистраль

Главной структурной особенностью микропроцессорных устройств явля-

ется магистрально-модульный принцип построения, определяющий способы

соединений между отдельными блоками. Согласно этому принципу система

разбивается на ряд функционально-законченных устройств – модулей. Связь

между модулями осуществляется с помощью системной магистрали, состоящей

из трех основных шин: адреса, данных и управления.

Это подразумевает общий для всех модулей состав шин и общие правила

выполнения всех процедур передачи информации по магистрали. Шина –

группа сигналов микросхемы, объединенных по функциональному признаку.

Шинная организация связей микропроцессорной системы позволяет легко за-

менять аппаратные модули, например, устанавливать новые микросхемы памя-

ти c более высоким быстродействием или большей емкости, модернизировать

устройства ввода/вывода.

Исполнение 1

Выборка 2

Выборка 1

Выборка 3

Исполнение 2

Исполнение 3

Выборка 4

Системная магистраль содержит сотни проводников в универсальных

микропроцессорах. Для уменьшения выводов микросхемы иногда используют-

ся двухшинная магистраль, содержащая мультиплексированную шину адре-

са/данных и шину управления (рис. 9). Одни и те же линии связи предназначе-

ны в разные моменты времени для передачи как адреса, так и данных (в начале

цикла – адрес, в конце цикла – данные). Мультиплексированная шина адре-

са/данных требует более длительного цикла обмена.

Рис. 9. Организация шин адреса и данных

Шина данных – основная шина, по которой происходит непосредствен-

ный обмен информацией между различными блоками системы. Скорость обме-

на зависит от ее разрядности. Обычно шина данных имеет 8, 16, 32 или 64 раз-

ряда. За один цикл обмена по 64-разрядной шине передается 8 байт, по 8-

разрядной – только один байт. Шина данных определяет разрядность всей сис-

темы. Когда говорят о 16-разрядном процессоре, то подразумевают, что он

имеет 16-разрядную шину данных. Шина данных всегда двунаправленная и чем

больше ее разрядность, тем сложнее организовать одновременное изменение

сигналов во времени в приемнике при передаче информации от источника

из-за разной длины проводников и разного количества элементов. Обмен по

шине происходит за один или несколько периодов тактовой частоты и состав-

ляет обычно единицы, десятки наносекунд. При тактовых частотах процессора,

составляющих сотни мегагерц, на задержку распространения сигналов оказы-

вает влияние также и емкость монтажа. В приемник сигналы поступают факти-

чески в разные моменты времени.

Адре

Данные

Адрес

Данные

Немультиплексированные шины Мультиплексированная шина

Шина адреса служит для определения адреса (номера) ячейки памяти

ОЗУ, ПЗУ или адреса устройства ввода/вывода, с которыми процессор обмени-

вается информацией в данный момент времени. Каждому устройству (кроме

процессора), каждой ячейке памяти в микропроцессорной системе присваива-

ется собственный адрес. Когда процессор выполняет команду, в поле адреса-

ции операндов которой указано внешнее устройство или микросхема памяти, то

выбранный в команде элемент схемы активизируется (выводится из Z-

состояния) и готовится к обмену информацией. Остальные устройства должны

находиться в высокоомном Z-состоянии, которое эквивалентно их отключению

от шины данных микропроцессорной системы. Шина адреса может быть одно-

направленной или двунаправленной, ее разрядность определяет максимальный

объем внешней памяти. Например, 16-разрядная шина адреса обеспечивает

подключение внешней памяти емкостью до 64 Кбайт (2

байт), 32-разрядная

шина – до 4 Гбайт (2

байт).

Шина управления – вспомогательная шина, сигналы которой задают раз-

личные режимы работы системы, она является индивидуальной для каждой мо-

дели процессора. Имеется ряд управляющих сигналов, которые используются в

большинстве микропроцессорных систем. К ним относятся сигналы чтения

, записи

, задающие направление передачи информации по шине дан-

ных при обращении к микросхемам памяти и портам ввода/вывода, сигнал

сброса

RESET

– для начального запуска системы. Подчеркивание сверху при

обозначении перечисленных сигналов шины управления означает, что актив-

ным уровнем является логический ноль. Чтобы выполнить, например, чтение

данных из памяти процессор должен сформировать на своем выходе

на-

пряжение низкого уровня. Сигналы запроса прерываний IRQ позволяют реаги-

ровать программе на события, происходящие во внешних устройствах, с ми-

нимальной задержкой обнаруживать изменение уровня выходного сигнала уст-

ройства, подключенного к процессору.

8-, 16 или 24-разрядный код

Шина адреса

CLKOUT

Адрес ячейки памяти или ВУ

запись

Шина

данных

BMS, PMS

или IOMS

Длительность импульсов, формируемых процессором на шинах, их вза-

имное расположение во времени зависит от типа и назначения процессора. На

рис. 10 приведен цикл записи данных во внешнюю память или внешнее уст-

ройство сигнальным процессором ADSP-2181. Цикл записи процессор выпол-

няет во время исполнения текущей команды, находящейся в регистре команд, и

начинается с формирования одного из сигналов шины управления

BMS

PMS

IOMS

после фронта синхронизирующего импульса тактовой частоты

CLKOUT.

Рис. 10. Временные диаграммы цикла записи процессора ADSP-2181

Сигналы

BMS

PMS

IOMS

определяют выбор байтовой, оверлейной

памяти и внешнего устройства соответственно. Если в текущей команде указа-

но внешнее устройство, то процессор автоматически выведет низкий уровень

IOMS

, т.е. активизирует его, оставив в пассивном состоянии BMS и PMS, в

котором они принимают единичные уровни. Затем по шине адреса выводится

параллельным кодом 11-разрядный номер внешнего устройства А10:0, указан-

ный в команде. Комбинация сигналов

IOMS

, А10:0 предназначена для выбора

внешними микросхемами одного внешнего устройства с указанным адре-

сом и перевода его из Z-состояния в активное состояние с подключением

к шине данных. Сигнал шины управления

необходим для выбора направ-

ления передачи информации по шине данных и выводится процессором с не-

большой задержкой относительно

IOMS

, учитывающей быстродействие внеш-

ней микросхемы. Последним в цикле формируется выходной 16-разрядный па-

раллельный код на шине данных, который внешнее устройство должно запи-

сать в свой внутренний регистр памяти. Цикл записи выполняется процессо-

ром во время исполнения текущей команды вывода на внешний порт.

На рис. 11 приведен пример подключения внешнего устройства к сиг-

нальному процессору ADSP-2181, который входит в семейство ADSP-218x.

Дешифратор адреса выполнен на микросхеме ПЗУ, в которую с помощью про-

грамматора предварительно записаны единицы во все ячейки памяти за исклю-

чением одной, заполненной нулями. Нулевой уровень D0 поступает на вход

разрешения выхода

ОЕ

и выводит шинный формирователь из Z-состояния, раз-

Рис. 11. Запись данных во внешнее устройство через двунаправленный порт

решая проходить сигналам с выходов процессора D23:8 по шине данных на

выходы шинного формирователя DA. Низкий уровень сигнала

шины

Шина данных

Шина

адреса

Внешнее

устройство

Шинный

формирователь

Дешифратор адреса

Процессор

ADSP-2181

IOMS

A10-A0

D23:8

CPU

A10−

A11

ROM

Регистр

Выход ВУ

управления определяет направление передаваемых данных: DB – входы, DA –

выходы (табл. 1).

Таблица 1. Режимы работы шинного формирователя

ОЕ

Т Направление передачи

DB → DA

DB ← DA

DA = DB = Z

Параллельный 16-разрядный двоичный код с выходов формирователя DA

поступает на входы D регистра внешнего устройства и запоминается в нем на

выходах Q в момент действия низкого уровня напряжения на входе синхрони-

зации

. Показанное на схеме направление передачи информации по шине

данных определяется командой вывода данных на порт во время выполнения

процессором цикла записи.

После завершения команды вывода высокий уровень напряжения на вхо-

де Т шинного формирователя изменяется и задает противоположное направле-

ние обмена. Если в программе далее следуют команды ввода из порта, то они

выполняются в цикле чтения (рис. 12), аналогичном циклу записи. Шина фор-

мирователя DA выполняет функцию входов, шина DB – выходов. Выходные

сигналы внешнего устройства поступают на входы процессора D23:8 и запо-

минаются в одном из внутренних регистров. Ввод данных из порта процес-

сор синхронизирует сигналом чтения

2.3. Шины серийных микропроцессоров

Состав сигналов шин системной магистрали (системного интерфейса), их

разрядность зависят от типа и архитектуры микропроцессора. Десятки компа-

ний-производителей выпускают несколько тысяч марок микропроцессоров,

Рис. 12. Временные диаграммы цикла чтения процессоров семейства ADSP-218х

предназначенных для различных областей применения [7]. Серийно изготавли-

ваются три основных вида БИС микропроцессоров: универсальные, сигнальные

процессоры (DSP) и микроконтроллеры [1]. Другие типы микропроцессоров,

например телекоммуникационные, содержат элементы микроконтроллеров и

сигнальных процессоров.

Наиболее сложными являются универсальные процессоры, число выводов

которых достигает нескольких сотен. Чаще всего они используются в компью-

терах и обладают максимальными значениями таких параметров как произво-

дительность, емкость внешней памяти, разрядность шин данных и адреса, по-

требляемая мощность, процент дополнительных микросхем для подключения

периферийных устройств. Примеры БИС универсальных процессоров: Intel

Pentium, AMD Athlon, Hewlett-Packard Alpha 21364, Sun MAJC 5200. В перечис-

ленных микросхемах разрядность шины данных может составлять 64, 128 бит,

разрядность шины адреса – 32, 36, 40, 44 бита.

Противоположными свойствами обладают микроконтроллеры, возмож-

ности которых ограничены тем, что в одной микросхеме необходимо размес-

8-, 16 или 24-разрядный код

Шина адреса

CLKOUT

Адрес ячейки памяти или ВУ

Шина

данных

BMS , PMS

или IOMS

тить полностью законченную микропроцессорную систему. Микроконтроллеры

являются основой создания различных встраиваемых систем, ориентированных

на применение в промышленных устройствах, сетевых приложениях, радиосвя-

зи, портативной технике. Примеры БИС микроконтроллеров: Intel MCS-51,

Motorola MC68HC908GP32, Atmel AT90S1200, Microchip 16F84. При разработ-

ке новых микропроцессорных систем чаще всего используются микроконтрол-

леры (до 80% случаев) [7]. Они применяются самостоятельно с минимальной

дополнительной аппаратурой или в составе более сложных микропроцессоров с

развитыми средствами ввода/вывода.

Программа выполняется в большинстве случаев из внутреннего ПЗУ, по-

этому в этом классе микропроцессоров отсутствуют внешние шины адреса,

данных и управления. Контроллер управляет внешним устройством и опреде-

ляет его состояние с помощью встроенных портов ввода/вывода. Недорогие

микроконтроллеры имеют 8-, 16-разрядную внутреннюю шину данных, 12-

разрядную внутреннюю шину адреса из-за ограниченной емкости встроенной

памяти программ, составляющей единицы килобайт. Число внешних выводов

БИС сведено к минимуму, в простых моделях 16-20. При необходимости па-

мять можно увеличить, подключив к порту внешние микросхемы ПЗУ или

ОЗУ, но из этой области памяти программа будет выполняться намного мед-

леннее.

Сигнальные процессоры занимают промежуточное положение и обладают

высокой степенью специализации. Обработка поточной информации в реаль-

ном времени обеспечивается благодаря специфической архитектуре сигналь-

ных процессоров и проблемно-ориентированной системе команд. Примеры

микросхем сигнальных процессоров: Texas Instruments TMS320C6201, Analog

Devices ADSP-TS001, Motorola DSP96002, Intel PXA 800F.

В сигнальных процессорах реализуется аппаратная поддержка программ-

ных циклов, кольцевых буферов, умножения двух чисел и суммирования с пре-

дыдущим результатом, обработки прерываний. В них широко используется