Механов, В.Б. Особенности архитектуры универсальных микропроцессоров

Подождите немного. Документ загружается.

161

Четыре команды извлекаются одновременно из кэш-памяти

команд объемом 8 Кб и помещаются в один из двух буферов ко-

манд, каждый из которых в состоянии хранить четыре команды.

Команды извлекаются из буфера в порядке, определяемом про-

граммой. Буфер должен быть полностью освобожден, прежде

чем начнется использование другого буфера. Это ограничивает

пропускную способность выборки команд, однако значительно

упрощает управление процессором.

Рис. 7.1. Структура микропроцессора Alpha 21164

Когда для команды готовы операнды (находятся в файле

регистров или могут быть доступны на проходе между операци-

онным устройством и регистровым файлом), команда передается

на исполнение в соответствующий ей функциональный блок.

Для обеспечения правильной обработки прерываний процессор

не меняет порядка исполнения команд: изменение значений ре-

гистров происходит в порядке, предписанном программой.

За один такт процессор может исполнять до четырех ко-

манд: две с фиксированной точкой, две – с плавающей. Блоки

целочисленных операций не идентичны. Один из них может вы-

полнять запоминание, сдвиги и целочисленное умножение, а

другой, кроме общих целочисленных команд, обрабатывает ус-

ловные переходы. Блоки выполнения операций с плавающей

точкой также различаются. Блок FРU+ выполняет конвейерное

сложение, простое сложение, деление и условные переходы

с плавающей точкой, а блок FРUх – конвейерное и простое ум-

162

ножение. Alpha 21164 имеет по 32 регистра для операций с фик-

сированной и плавающей точками.

Как и в более ранних микропроцессорах Alpha, в Alpha

21164 интенсивно используется конвейеризация. Первые четыре

этапа выполнения команды являются общими для всех операций

и выполняются в модуле инструкций. Это – предвыборка ко-

манды, переход, определение, проверка/подача команды. Блок

целочисленных операций добавляет к обработке команд еще три

этапа (выполнение 1, выполнение 2 и обратную запись), а блок

операций с плавающей точкой – еще пять (доступ к регистрам с

плавающей точкой, выполнение операции с плавающей точкой

1, выполнение операции с плавающей точкой 2, выполнение

операции с плавающей точкой 3, обратная запись).

В микропроцессоре Alpha 21164, в отличие от предыдущих

моделей, блок выполнения обновляет регистры непосредствен-

но, ему не требуется сложный механизм отслеживания команд,

обеспечивающий обновление регистров в нужном порядке. Что-

бы избежать потерь производительности из-за ожидания завер-

шения команд, Alpha 21164 предусматривает обходные пути,

благодаря которым операнды становятся доступными еще до за-

вершения команды. Это аналогично методам посылки данных с

упреждением, применяемым в других микропроцессорах.

Помимо раздельных кэш-памятей первого уровня со сквоз-

ной записью (write through), на кристалле выполнен общий час-

тично ассоциативный кэш второго уровня с обратной записью

(write back) емкостью 96 Кб. На кристалле расположен также

контроллер кэш-памяти третьего уровня, позволяющий работать

как в синхронном, так и в асинхронном режиме.

Для предсказания ветвлений используется таблица, связан-

ная с кэшем команд. Для каждой команды в кэше имеется эле-

мент таблицы, содержащий историю ветвлений, в элементе таб-

лицы используется двухбитовый счетчик. Предсказывается

только один переход. Если при попытке выполнить команду пе-

рехода не определено истинное направление перехода предыду-

щей команды перехода, то выполнение следующей команды

ветвления задерживается.

163

Кэш первого уровня может поддерживать некоторое число

необработанных промахов. Процессор имеет шестиэлементный

файл адресов необработанных промахов (МАF – miss address

file), каждый элемент которого содержит адрес и регистр для за-

грузки при промахе. Если адреса промаха принадлежат одной

строке кэш-памяти, то в МАF они рассматриваются как один

элемент. Это позволяет накапливать в МАF больше шести про-

махов при обращении к кэшу (вплоть до 21).

Использование иерархии кэшей позволило увеличить ин-

тенсивность подкачки команд и данных из внешней памяти.

Внешняя 128-разрядная шина данных процессора может рабо-

тать с тактовой частотой до 1–15 раз меньшей частоты внутрен-

ней шины.

В ноябре 1995 г. был выпущен микропроцессор с тактовой

частотой 333 МГц. А в марте 1996 г., с переходом на техноло-

гию 0,35 мкм, были представлены микропроцессоры Alpha

21164А

с тактовыми частотами 366 и 400 МГц.

Дальнейшее развитие микропроцессоров семейства харак-

теризуется увеличением тактовой частоты (в июле 1996 г. вы-

пущен Alpha 21164 с 500 МГц, в марте 1997 г. – 600 МГц), рез-

ким снижением (почти в два раза) цены на процессоры, а также

поиском путей адаптации архитектуры Alpha для использования

в системах Windows NT. До этого архитектура была ориентиро-

вана на операционную систему Unix.

7.1.3. Микропроцессор Alpha 2126

В мае 1997 г. компанией DЕС был представлен микропро-

цессор нового поколения – Alpha 21264, который значительно

превосходит по производительности предыдущих представите-

лей семейства.

В отличие от предыдущих микропроцессоров семейства,

наряду с высокой тактовой частотой, в Alpha 21264 использует-

ся сложный механизм динамического исполнения команд: ди-

намическое планирование с изменением последовательности

164

команд, переименование регистров, спекулятивное выполнение

команд.

Выполнение команды микропроцессора включает следую-

щую шестиступенчатую последовательность:

– выборка команды с учетом предсказания перехода;

– передача данных для команды в устройство переимено-

вания (отображения) регистров;

– выполнение переименования (отображения) регистров;

– выбор команды из очередей на выполнение;

– выполнение целочисленных команд или команд с пла-

вающей точкой;

– запись результатов выполнения.

Для динамического исполнения рассматриваются сразу

80 команд – больше, чем у любого другого процессора. После

декодирования команда помещается в одну из очередей: к уст-

ройствам с фиксированной или плавающей точками. Команды,

получившие все операнды, конкурируют за доступ к исполни-

тельным устройствам. Больший приоритет имеют команды, ко-

торые дольше находятся в очереди. Одновременно может вы-

полняться до шести команд.

Структура микропроцессора Alpha 21264 похожа на Alpha

21164.

Процессор содержит два блока операций с плавающей

точкой, выполняющих сложение, умножение, деление, извле-

чение квадратного корня, и четыре целочисленных исполни-

тельных устройства: два – общего назначения и два – адрес-

ных. Последние, наряду с простыми арифметическими и логи-

ческими операциями, выполняют все команды загрузки и со-

хранения как для целочисленных данных, так и для данных

в формате с плавающей точкой. Целочисленные АЛУ общего

назначения выполняют арифметические и логические опера-

ции, сдвиги и переходы. Одно из целочисленных АЛУ выполня-

ет также умножение, а другое – новый набор команд обработки

видеоданных. Для динамического переименования доступны 41

из 80 целочисленных регистров и 41 из 72 регистров

с плавающей точкой.

165

Микропроцессор не содержит кэш-памяти второго уровня,

однако размеры его кэш-памятей данных и команд первого

уровня увеличены до 64 Кб. На кристалле расположены также

контроллер кэш-памяти второго уровня и интерфейс с систем-

ной шиной, обеспечивающие пропускную способность 5,3 Гб/с

при обмене с кэшем и 2,6 Гб/с при обмене с основной памятью.

DЕС ориентировал этот микропроцессор для применения

не только в UNIX-системах, но и в системах с 64-разрядной

Windows NT и Windows 95.

7.1.4. Микропроцессор Alpha 21364

В конце 2002 г. новый микропроцессор 21364 с архитекту-

рой Alpha был выпущен уже фирмой Hewlett-Packard, так как

в 1998 г. компания DEC – разработчик архитектуры микропро-

цессоров Alpha, была куплена фирмой Compaq, которая, в свою

очередь, влилась в Hewlett-Packard.

Процессор содержит то же самое ядро, что и Alpha 21264,

однако имеет ряд существенных дополнений. В отличие от пре-

дыдущего процессора на кристалле размещены 6-входовая мно-

жественно ассоциативная кэш-память второго уровня объемом

1,75 Мб, восьмиканальный контроллер динамической памяти и

сетевой интерфейс. Обмен данными между кэш-памятями пер-

вого и второго уровней, кэш-памятью второго уровня и опера-

тивной памятью буферизирован (по 16 буферов для каждого

уровня памяти).

Благодаря встроенному сетевому интерфейсу упрощается

объединение микропроцессоров в высокопроизводительные

мультипроцессорные системы. Сетевой интерфейс поддержива-

ет четыре линка со скоростью передачи данных 6,4 Гб/с каж-

дый, обеспечивающие межпроцессорное соединение типа «точ-

ка-точка». Он же обеспечивает когерентность кэш-памяти в

мультипроцессорной системе, реализует асинхронный обмен

данными с адаптивной маршрутизацией. Процессор имеет также

пятый порт ввода/вывода со скоростью обмена 3 Гб/с, который

может использоваться для подключения коммутатора.

166

Пример структуры микропроцессорной системы на основе

микропроцессоров Alpha 21364 показан на рис. 7.2.

В дальнейших планах Compaq значился выпуск нового

мультитредового микропроцессора Alpha 21464 по технологии

0,13 мкм, однако впоследствии компания полностью переклю-

чилась на поддержку разработки архитектуры IA-64 и объявила

о намерении прекратить разработку и использование процессо-

ров Alpha к 2004 г. Ключевые программные инструменты и про-

цессорные технологии были переданы фирме Intel, что впослед-

ствии привело к появлению микропроцессоров Itanium.

Рис. 7.2. Структура микропроцессорной системы

на основе микропроцессоров Alpha 21364

7.2. Микропроцессоры с архитектурой

SРАRС (фирма Sun Microsystems)

Семейство процессоров с архитектурой SPARC включает

32-разрядные микропроцессоры MicroSPARC, Super SPARC,

HiperSPARC и целый подкласс 64-разрядных микропроцессоров

UltraSPARCхх. Традиционно системы на основе SPARC микро-

процессоров – это высокопроизводительные рабочие станции

для научных расчетов и Unix-серверы.

167

7.2.1. Архитектура SPARC

Архитектура SPARC была создана компанией Sun Micro-

systems в 1985 г. В ее основу положены результаты работ RISC I

и RISC II, проводившиеся в Калифорнийском университете

в Беркли с 1980 по 1982 г. В частности, в архитектуру SPARC

вошла предложенная в Беркли концепция «регистровых окон»,

упрощающая создание однопроходных компиляторов и сущест-

венно снижающая количество команд обращения к памяти по

сравнению с другими реализациями RISC-архитектуры.

Основными чертами архитектуры SPARC являются:

– поддержка линейного 32-разрядного адресного простран-

ства;

– использование 32-разрядных команд фиксированной

структуры с тремя базовыми форматами;

– реализация доступа к памяти и пространству вво-

да/вывода посредством команд загрузки/сохранения;

– небольшое количество способов адресации (либо «ре-

гистр – регистр», либо «регистр – непосредственный операнд»);

– использование трехадресных регистровых команд, когда

команда выполняется над двумя операндами, а результат поме-

щается в регистр-приемник;

– большой регистровый файл с регистровыми окнами, что

позволяет значительно сократить накладные расходы, связанные

с переключением контекста при выполнении параллельных про-

цессов; в каждый момент времени программе доступно 8 гло-

бальных целочисленных регистров и регистровое окно (24 реги-

стра), отображаемое на регистровый файл;

– отдельный регистровый файл вещественных регистров,

который может интерпретироваться в программах как набор из

32 регистров обычной точности (32 бита) или 16 регистров

двойной точности (64 бита), или 8 регистров учетверенной точ-

ности (128 бит), или как смесь регистров различной разрядно-

сти;

– отложенная передача управления, когда процессор всегда

выбирает команду, следующую за командой передачи управле-

ния; она может быть выполнена или не выполнена в зависимо-

168

сти от состояния «аннулирующего» разряда в команде передачи

управления;

– быстрые обработчики прерываний;

– команды межпроцессорной синхронизации – одна ко-

манда выполняет непрерываемую операцию «чтения с после-

дующей записью», другая команда – «непрерываемый обмен со-

держимого регистра и памяти»;

– поддержка сопроцессора, который может использоваться

наряду с АЛУ;

– двоичная совместимость программ пользователей на всех

реализациях SPARC, т.е. готовые программы должны вести себя

совершенно одинаково на всех SPARC-системах.

Любой процессор с архитектурой SPARC может работать

попеременно в одном из двух режимов: пользовательском и при-

вилегированном. В привилегированном режиме процессор вы-

полняет все команды, включая привилегированные. В пользова-

тельском режиме попытка выполнения привилегированных ко-

манд вызывает прерывание с передачей управления специаль-

ной системной программе.

Конкретная аппаратная реализация целочисленного уст-

ройства может содержать от 40 до 520 32-разрядных регистров

общего назначения. Регистровый файл целочисленного устрой-

ства разбит на группы из восьми глобальных регистров и цик-

лического стека, содержащего от двух до 32 наборов (регистро-

вых окон) по 16 регистров в каждом. В каждый момент времени

исполняемой программе доступны 8 глобальных регистров и ре-

гистровое окно размером в 24 регистра.

Регистры окна разбиты на три группы: восемь входных ре-

гистров, восемь локальных и восемь выходных регистров, кото-

рые в то же время являются входными регистрами смежного ок-

на, т.е. соседние окна перекрываются на 8 регистров. Текущее

окно задается полем указателя текущего окна в слове состояния

процессора.

Архитектура SPARC поддерживает три основных типа

данных:

– знаковое целое – 8, 16, 32 и 64 разряда;

169

– беззнаковое целое – 8, 16, 32 и 64 разряда;

– вещественное – 32, 64 и 128 разрядов.

Являясь разработчиком архитектуры SPARC, компания

Sun Microsystems предоставляет лицензии на производство

микропроцессоров с данной архитектурой в соответствии с ее

спецификацией. Производством процессоров с этой архитек-

турой занимается ряд компаний, к числу которых относятся

Texas Instruments, Fujitsu, LSI Logic, Philips, Cypress Semicon-

ductor и др.

7.2.2. Микропроцессоры UltraSPARCхх

Микропроцессоры UltraSPARCхх являются «старшими»

представителями семейства, которые позволили существенно

увеличить возможности SPARC-систем по обработке графики и

видеоизображений. UltraSPARC стал одним из первых универ-

сальных процессоров, в котором эти функции реализованы ап-

паратно. Он имеет специальный модуль для обработки видео-

данных и графики. Функции обработки видеоизображений мо-

гут работать сразу с 8 элементами изображения. Обработка изо-

бражений выполняется в блоке FPU, который обычно выполняет

операции над 64-битовыми данными с плавающей точкой.

В этом блоке выполняются логическое сложение и умножение

элементов изображения. В систему команд микропроцессора

включен набор команд (VIS – Visual Instruction Set), позволяю-

щий загружать и обрабатывать данные в виде 64-битовых бло-

ков. VIS насчитывает 30 команд для эффективной обработки

мультимедиа, графики, изображений и других алгоритмов, ори-

ентированных на целочисленную обработку. Команды VIS

включают в себя сложение, умножение и вычитание, что позво-

ляет параллельно выполнять за один такт до 8 целочисленных

операций над байтами или полусловами.

При реализации алгоритма компрессии-декомпрессии

МРЕG больше всего времени требует та часть алгоритма, кото-

рая выполняет анализ движения и сравнение каждой части те-

кущего кадра с предыдущим. Благодаря наличию специальных

команд в UltraSPARC эти действия выполняются как одна гра-

фическая операция. Специальная подсистема памяти автомати-

170

чески загружает элемент изображения в 8-байтовые блоки. Для

этого не требуется выполнения отдельной команды. При кон-

вейеризации этих специальных команд микропроцессор будет

выполнять одну операцию за такт. Использование таких специа-

лизированных команд обеспечивает 80-кратное повышение ско-

рости выполнения обработки изображений по сравнению с дру-

гими SPARC-процессорами.

UltraSPARC имеет также несколько специальных средств,

улучшающих его работу с памятью. Это повышает производи-

тельность программ мультимедиа и других системных задач.

Самым крупным изменением является новая команда переме-

щения блока данных по шине «процессор–память» со скоростью

600 Мб/с. Это позволяет основному процессору работать как

видеопроцессор, передавая данные с экрана на экран. Переме-

щение блока можно с выгодой использовать и в других прило-

жениях, например в сетевом программном обеспечении для пе-

ремещения пакетов данных.

Структура микропроцессора UltraSPARC показана на

рис. 7.3.