Механов, В.Б. Особенности архитектуры универсальных микропроцессоров

Подождите немного. Документ загружается.

131

5.2. Микропроцессоры фирмы Intel

шестого поколения (Pentium Pro,

Pentium II, Pentium III, Pentium IV)

5.2.1. Микропроцессор Pentium Pro

Pentium Pro полностью поддерживает систему команд х86.

Архитектурные особенности процессора делают эффективным

его применение для 32-разрядных приложений, тогда как для

16-разрядных программ скорость выполнения может оказаться

существенно меньшей, чем для Pentium с той

же тактовой часто-

той.

В данном микропроцессоре применена новая конструкция

корпуса, процессор состоит из двух микросхем, помещенных в

один керамический корпус, и не согласуется по выводам с про-

цессорами Pentium. Для его использования необходим переход

на новые системные платы.

Достижение высокой производительности обеспечивается

за счет использования следующих архитектурных и технологи-

ческих новшеств:

– динамического выполнения команд;

– двойной независимой шины;

– интегрированного вторичного кэша;

– расширения системы команд.

Динамическое выполнение – комбинация методов пред-

сказания переходов, анализа прохождения данных и виртуаль-

ного выполнения. При этом команды, не зависящие от результа-

тов предыдущих операций, могут выполняться в измененном

порядке (спекулятивное выполнение), но последовательность

выгрузки результатов в память и порты будет соответствовать

исходному программному коду.

Команда готова к выполнению, как только готовы ее вход-

ные операнды. Однако есть ряд ограничений, связанных с дос-

тупностью физических ресурсов, таких как исполнительные уст-

132

ройства, коммутаторы и порты регистровых файлов. Для орга-

низации исполнения используются различные методы:

1) одной очереди;

2) многих очередей;

3) метод резервирующей станции.

1. Если имеется одна очередь, то переименования регист-

ров не требуется, так как доступность значений операндов мо-

жет отмечаться битом резервирования, сопоставленным каждо-

му регистру (при выполнении программ используется механизм

динамического отображения определяемых текстом програм-

мы логических ресурсов (ячеек памяти, регистров) на физиче-

ские ресурсы микропроцессора. С одним логическим ресурсом

может быть связано несколько значений в различных физиче-

ских ресурсах, каждое из которых соответствует значению

логической величины в один из моментов времени последова-

тельного выполнения программы. Когда команда создает новое

значение для логического ресурса, физический ресурс, в кото-

рый помещается это значение, получает имя. Последующие

команды, использующие это значение, снабжаются именем

физического ресурса. Данная процедура называется переиме-

нованием регистров). Регистр резервируется, когда модифици-

рующая его команда назначается на исполнение. И регистр ос-

вобождается, когда заканчивается исполнение команды. Если

для команды ресурсы не были зарезервированы, то она приоста-

навливает свое исполнение.

2. В методе многих очередей каждая очередь организуется

для команд одного типа, например, команд с плавающей точкой

или работы с памятью.

3. Третий метод предполагает использование резервирую-

щей станции, состоящей из совокупности элементов, каждый из

которых содержит позиции для размещения кода операции, име-

ни первого операнда, самого первого операнда, имени второго

операнда, самого второго операнда, признака доступности вто-

рого операнда и имени регистра результата. Когда команда за-

вершает исполнение и вырабатывает результат, то имя результа-

та сравнивается с именами операндов резервирующей станции.

133

Если в резервирующей станции обнаруживается команда,

ждущая этого результата, то данные записываются в соответст-

вующую позицию и устанавливается признак их доступности.

Когда у команды доступны все операнды, инициируется ее ис-

полнение. Резервирующая станция следит за доступностью опе-

рандов. Когда команда при диспетчеризации попадает в резер-

вирующую станцию, все готовые операнды из регистрового

файла переписываются в поля этой команды. Когда все операн-

ды готовы, команда исполняется. Иногда резервирующая стан-

ция содержит не сами операнды, а указатели на них в регистро-

вом файле или переупорядочивающем буфере.

Двойная независимая шина. Динамическое выполнение

резко повышает частоту запросов процессорного ядра к шине за

данными и инструкциями, поскольку ядро одновременно обра-

батывает несколько инструкций. Для обхода «узкого места» –

внешней шины – процессорное ядро использует архитектуру

двойной независимой шины DIB (Dual Independent Bus). Одна из

этих шин используется только для связи с кристаллом вторично-

го кэша, расположенным в том же корпусе микросхемы. Про-

водники этой локальной шины имеют длину порядка единиц

сантиметров, что позволяет ее использовать на частоте ядра про-

цессора. Значительный объем вторичного кэша позволяет удов-

летворить большинство запросов к памяти сугубо локально, при

этом коэффициент загрузки шины достигает 90 %. Вторая шина

выходит на внешние выводы микросхемы и является системной

шиной процессора. Эта шина работает на внешней частоте неза-

висимо от внутренней шины. По статистике загрузка процессо-

ром внешней шины для обычных применений составляет при-

мерно 10 % от ее пропускной способности, а для серверных

применений может достигать 60 % при четырехпроцессорной

конфигурации. Таким образом, ограниченная пропускная спо-

собность внешней шины перестает служить фактором, обесце-

нивающим производительность процессора. Кроме этого, шина

позволяет без дополнительных схем объединять до четырех про-

цессоров.

134

Интегрированный вторичный кэш имеет объем 256 Кб.

Всего микропроцессор содержит раздельные кэш-памяти перво-

го уровня для данных и команд, каждая объемом 8 Кб, и объе-

диненный кэш второго уровня. Кэш-память первого уровня

двухпортовая, поддерживает одну операцию загрузки и одну

операцию записи за такт. Интерфейс кэш-памяти второго уровня

работает с тактовой частотой центрального процессора и может

передавать 64 бита за такт.

Расширение системы команд. В систему команд введены

инструкции условной пересылки данных, позволяющие сокра-

тить количество условных переходов. При этом повышается

предсказуемость программного кода и, следовательно, эффек-

тивность использования конвейера.

Структура Pentium Pro показана на рис. 5.3.

Рассмотрим назначение и работу основных функциональ-

ных блоков процессора. 512-элементный буфер адресов перехо-

дов ВТВ позволяет сократить число тактов при выборке строк

из кэш-памяти устройством подгрузки команд (IFU – Instruction

Fetch Unit). Процесс выборки конвейеризирован. Новая строка

выбирается каждый такт центрального процессора. Три парал-

лельных декодера (ID) каждый такт преобразуют несколько ко-

манд архитектуры х86 в наборы микроопераций.

135

Рис. 5.3. Структура микропроцессора Pentium Pro

Таблица псевдонимов регистров (RAT – Register Alias

Table) используется для переименования регистров. Результат

переименования посылается в резервирующую станцию (RS –

Reservation Station) и в буфер переупорядочивания (ROB – Reor-

der Buffer).

Микрооперации с переименованными операндами поме-

щаются в очередь в резервирующей станции, где ожидают зна-

чений операндов, поступающих независимо из нескольких ис-

точников. Данными являются результаты выполненной микро-

операции, адреса ВТВ, содержимое регистров.

Выбор микроопераций из очереди и динамическое испол-

нение осуществляется с учетом их истинных зависимостей по

данным, а также в зависимости от доступности исполнительных

устройств. Порядок, в котором выполняются микрооперации, в

общем случае отличается от их расположения в исходной про-

грамме.

При планировании обращений к памяти используются ре-

зервирующая станция, устройство генерации адреса (AGU – Ad-

136

dress Generation Unit) и буфер упорядочивания обращений к па-

мяти (MOM – Memory Ordering Buffer).

Микрооперация становится кандидатом на выгрузку сразу,

как только она выполнена, определен адрес перехода и получен-

ные результаты направлены к нуждающейся в них микроопера-

ции. Для восстановления первоначального порядка микроопера-

ций используются временные метки микроопераций в буфере

переупорядочивания и файле регистров выгрузки (RRF – Re-

tirement Register File). Процесс выгрузки должен обеспечить не

только восстановление первоначального порядка микроопера-

ций, но и гарантировать правильную обработку прерываний и

ошибок, а также отменять все или часть результатов, получен-

ных после неправильного предсказания ветвления. В момент

выгрузки микрооперации ее результат из буфера переупорядо-

чивания помещается в файл регистров выгрузки.

5.2.2. Микропроцессор Pentium II

Процессоры Pentium II сочетают архитектуру Pentium Pro с

технологией ММХ. По сравнению с Pentium Pro удвоен размер

первичного кэша (16 + 16 Кб), размер вторичного кэша варьиру-

ется в диапазоне от 0 до 2 Мб. В процессоре используется новая

технология корпусов – картридж с печатным краевым разъемом,

на который выведена системная шина, на картридже размером

14×6,2×1,6 см установлена микросхема ядра процессора, не-

сколько микросхем, реализующих вторичный кэш, и вспомога-

тельные дискретные элементы (резисторы, конденсаторы). Сня-

тие вторичного кэша с микросхемы процессора позволяет ис-

пользовать для кэш-памяти и памяти тегов микросхемы сторон-

них производителей, специализирующихся на выпуске сверхбы-

стродействующей памяти. Объем вторичного кэша определяется

емкостью и числом установленных микросхем памяти. В то же

время сохраняется независимость шины вторичной кэш-памяти,

которая тесно связана с ядром процессора собственной локаль-

ной шиной.

Первые процессоры Pentium II (весна 1997 г., технология

0,35 мкм) имели тактовые частоты ядра 233, 266 и 300 МГц при

137

частоте системной шины 66,6 МГц. Следующее поколение Pen-

tium II (1998 г., технология 0,25 мкм) имелj более высокие так-

товые частоты (333, 350, 400, 450 МГц). Причем для процессо-

ров

с частотой 350 и 400 МГц частота системной шины была увели-

чена до 100 МГц. Это стало возможным потому, что с уменьше-

нием размеров элементов уменьшается рассеиваемая мощность.

По производительности Pentium II превосходил Pentium

ММХ, однако уступал Pentium Pro.

Основным недостатком первых Pentium II было то, что они

не содержали средств интеграции в мультипроцессорную систему.

5.2.3. Микропроцессор Pentium III

Процессор Intel Pentium III, выпущенный в начале 1999 г.,

содержит все основные компоненты архитектуры микропроцес-

соров шестого поколения: динамическое исполнение команд,

системную шину с множественными транзакциями и техноло-

гию ММХ для обработки данных мультимедиа.

Основным отличием Pentium III является поддержка нового

потокового SIMD (Single Instruction Multiple Data) расширения –

70 новых команд, обеспечивающих улучшенные возможности

обработки изображений, трехмерной графики, потокового видео

и аудио, а также распознавания речи. Для этого в структуру про-

цессора введен блок 128-разрядных регистров ХММ, который

позволяет одной инструкцией выполнять операции сразу над че-

тырьмя комплектами 32-разрядных операндов в формате с пла-

вающей точкой. При выполнении новых инструкций традици-

онные исполнительные устройства не используются, что позво-

ляет эффективно смешивать инструкции ММХ с инструкциями

над операндами с плавающей точкой. Инструкции с регистрами

ХММ могут работать и в скалярном режиме, и выполнять логи-

ческие операции.

Микропроцессор содержит неблокируемую кэш-память

первого уровня емкостью 32 Кб (16 Кб данных, 16 Кб команд) и

унифицированную неблокируемую кэш-память второго уровня

емкостью 512 Кб. Pentium III поддерживает кэширование памяти

138

с объемом адресного пространства до 4 Гб и позволяет созда-

вать масштабируемые двухпроцессорные системы с объемом

физической памяти до 64 Гб.

В Pentium III реализована функция серийного номера про-

цессора как компонент системы обеспечения безопасности ком-

пьютера. Серийный номер является уникальным идентификато-

ром процессора и может быть использован для идентификации

компьютера (пользователя) в сети или со стороны прикладных

программ.

5.2.4. Микропроцессор Pentium IV

Микропроцессор Pentium IV был выпущен фирмой Intel

в июне 2000 г. В целом архитектура процессора Pentium IV ори-

ентирована на эффективную работу с Internet-приложениями.

К числу наиболее значимых достижений архитектуры Pentium

IV, получившей название NetBurst (пакетно-сетевая), следует

отнести значительное повышение тактовой частоты процессор-

ного ядра и системной шины, а также появившуюся в старших

представителях семейства мультитредовость (многопоточность),

в терминологии Intel – Hyper-Threading (гиперпоточность).

В качестве отличий архитектуры Pentium IV можно вы-

делить:

– работу с системной шиной, имеющей эффективную час-

тоту 400 МГц;

– удвоение частоты работы блоков АЛУ микропроцессора;

– значительное увеличение длины исполнительного кон-

вейера (до 20 ступеней);

– добавление 144 новых команд поточной SIMD-

обработки;

– использование кэша трассы команд в качестве кэш-

памяти команд первого уровня;

– размещение кэш-памяти второго уровня на кристалле.

Микропроцессор имеет традиционно раздельные кэш-

памяти команд и данных первого уровня емкостью по 8 Кб.

Кэш-память второго уровня имеет объем 256 Кб, реализует ме-

ханизм обратной записи и представляет собой 8-входовую мно-

139

жественно-ассоциативную память, пропускная способность ко-

торой увеличена в 2 раза по сравнению с процессорами преды-

дущего поколения.

Всего процессор может адресовать до 64 Гб внешней памяти.

Четырехкратная передача данных по шине за такт при час-

тоте тактирования 100 МГц обеспечивает эффективную частоту

работы шины 400 МГц и скорость передачи данных 3,2 Гб/с.

Микропроцессор содержит 42 млн транзисторов и произ-

водится по технологии 0,18 мкм для тактовых частот от 1,4 до

1,7 ГГц и 0,13 мкм с 6-слойной металлизацией для тактовых

частот от 2 до 3,06 ГГц.

Суть технологии Hyper-Threading заключается в том, что

в кристалл процессора добавлено несколько блоков, позволяю-

щих одному физическому процессору (с одним конвейером и

обшей кэш-памятью второго уровня) распознаваться и работать

в системе как два логических процессора, каждый из которых

может быть загружен своей задачей. Основная часть блоков про-

цессора используется совместно, но некоторые продублированы

и могут выполнять разные задачи.

Технология Hyper-Threading помогает сократить периоды

простоя процессора путем использования ресурсов, не занятых

одной задачей, исполнением инструкций другой задачи, напри-

мер, в случае:

– задержек при доступе к памяти;

– выполнения последовательности взаимозависимых инст-

рукций;

– ошибок предсказания ветвлений;

– одновременных вычислений в целочисленном и экспо-

ненциальном форматах.

В результате пропускная способность основных ресурсов

процессора возрастает, а суммарное время выполнения двух за-

дач сокращается.

Эффективность совместного использования ресурсов про-

цессора двумя параллельными задачами в технологии Hyper-

Threading существенно зависит от характера программного

обеспечения: чем хуже приложения оптимизированы для данной

140

архитектуры, тем больше может быть выигрыш от использова-

ния Hyper-Threading.

5.2.5. Модификации микропроцессоров

шестого поколения (Celeron, Xeon, мобильные)

Для удешевления компьютеров, построенных на микро-

процессорах шестого поколения, был выпущен облегченный ва-

риант процессора, названный Celeron. Вторичный кэш в этих

процессорах либо вообще отсутствует, либо его размер невелик

(128 Кб), что сильно отражается на производительности микро-

процессора. Кроме того, разрядность шины адреса у этих про-

цессоров равна 32, что позволяет адресоваться к 32 Гб опера-

тивной памяти, и на этих процессорах невозможно организовы-

вать симметричные двухпроцессорные конфигурации.

Для мощных компьютеров предназначено семейство Хеоп

– усиленные варианты процессоров Pentium. Они позволяют

строить как избыточные системы с FRC (Functional Redundant

Control), так и симметричные 1-, 2-, 4- и даже 8-процессорные

системы. Вторичный кэш работает на частоте ядра процессора,

а его объем может составлять 512 Кб, 1 или 2 Мб при кэширо-

вании до 64 Гб. Процессоры имеют новые средства хранения

системной информации. Постоянная память процессорной ин-

формации хранит электрические спецификации ядра процессора

и кэш-памяти (диапазоны частот и питающих напряжений), 8-

битовую спецификацию и серийный 64-битовый номер процес-

сора.

Мобильные процессоры семейства х86 предназначены для

установки в блокнотные персональные компьютеры и другие

малогабаритные системы с автономным питанием. Особенности

этих процессоров:

– не поддерживаются функционально-избыточный кон-

троль (FRC) и двухпроцессорные конфигурации;

– понижено напряжение питания, которое может быть

ниже 1 В;

– понижена нагрузочная способность интерфейсных схем;