Гласман К.Ф., Покопцева М.Н. Цифровые устройства и микропроцессоры (часть 1)

Подождите немного. Документ загружается.

КОМБИНАЦИОННЫЕ УСТРОЙСТВА

системах цифровой индикации, в устройствах управления

последовательностью операций.

Рассмотрим принципы построения схемы дешифратора на примере

преобразования двухразрядного двоичного кода в четырехразрядный

унитарный. Анализируя таблицу истинности такого дешифратора (табл.

3.2) и составляя логические функции для выходных переменных, находим:

.;;;

103102101100

AAQAAQAAQAAQ ⋅=⋅=⋅=⋅=

Таблица 3.2

Таблица истинности дешифратора 2-4

0 0 0 0 0 1

0 1 0 0 1 0

1 0 0 1 0 0

1 1 1 0 0 0

Схема дешифратора, построенная на основе полученных

логических функций, и его условное графическое изображение приведены

на рис. 3.4а. Если использовать трехвходовые элементы И и на третий вход

каждого элемента подать управляющий сигнал G, то получится

дешифратор со входом стробирования. Если G=0 , то на всех выходах

=0, если G=1, то дешифратор выполняет преобразование кодов.

а) б)

Рис. 3.4. Дешифраторы: а – схема; б – УГО

Работу дешифратора можно пояснить еще и следующим образом.

Десятичный эквивалент входного кода дешифратора определяет номер

выхода (адрес), на котором появляется активный уровень (на остальных

выходах - нейтральный уровень). Поэтому информационные входы

дешифратора называют также адресными.

Задача увеличения разрядности входных и выходных кодов может

быть решена с использованием только одних дешифраторов. Пример

дешифратора на 8 выходов показан на рис. 3.5. Схема иллюстрирует

общий принцип наращивания разрядности. Младшие разряды входного

кода поступают параллельно на все основные дешифраторы, а старшие - на

дополнительный управляющий дешифратор. Выходы дополнительного

дешифратора подключены ко входам стробирования и последовательно

разрешают работу одного из основных дешифраторов в зависимости от

значений старших разрядов входного кода.

Q1Q1 Q5

Q0Q0 Q4

Q2 Q2Q2 Q6

Q3 Q3Q3 Q7

Рис. 3.5. Дешифраторы: наращивание разрядности

Схемы рис. 3.4 и 3.5 иллюстрируют также принцип применения

дешифратора для программного управления. К выходам дешифратора,

имеющего n входов, можно подключить до m= устройств,

выполняющие некоторые операции. Команда на выполнение операции -

активный уровень на соответствующем выходе. Двоичный эквивалент

числа, равного номеру выхода, представляет собой код операции. Каждая

операция будет выполнена тогда, когда на входе дешифратора появится ее

код. Например, дешифратор на 10 выходов можно использовать в схеме

цифровой индикации c помощью газоразрядных индикаторов.

Дешифраторы используются также для создания многофазных

последовательностей тактовых импульсов. Пример схемы, позволяющей

получить двухфазную последовательность импульсов, разделенных

постоянными интервалами, показан на рис. 3.6. Необходимые для работы

формирователя входные сигналы могут быть получены с помощью

счетчиков, которые будут рассмотрены в последующих разделах.

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

КОМБИНАЦИОННЫЕ УСТРОЙСТВА

Q2 Ф1

Ф1

Q6 Ф2

Ф2

A1A1

A2A2

A0A0

а) б)

Рис. 3.6. Формирователь двухфазной

последовательности тактовых импульсов:

а – схема; б – временные диаграммы

Схема рис. 3.6 иллюстрирует использование дешифраторов в

качестве универсальных комбинационных схем, т.е. схем, реализующих

произвольную таблицу истинности. При сложных таблицах истинности

реализация проектируемых устройств на логических элементах может

привести к слишком громоздкой схеме. Использование дешифраторов

позволяет упростить схему, особенно в тех случаях, когда необходимо

получить несколько одновременно действующих выходных сигналов.

Схему рис. 3.6 можно считать реализацией логических функций, заданных

таблицей истинности (табл. 3.3). Сопоставление таблицы и схемы

позволяет сформулировать принцип использования дешифратора для

реализации произвольной таблицы истинности. Выходные переменные

формируются на выходах дополнительных элементов ИЛИ. К каждому

элементу ИЛИ подсоединяются те выходы дешифратора, номера которых

равны десятичному эквиваленту двоичной комбинации входных

переменных в строках таблицы с единичным значением соответствующей

выходной переменной.

Таблица 3.3

Таблица истинности схемы рис. 3.6

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 1 0

1 0 0 0 0

1 0 1 0 1

1 1 0 0 1

1 1 1 0 1

Примеры ИС:

К555ИД3 - дешифратор 4-16 с двумя входами стробирования.

К555ИД4 - два дешифратора 2-4 с объединенными адресными

входами и раздельными входами стробирования (рис. 3.7).

К555ИД1 - дешифратор 4-10 с открытыми коллекторными

выходами для управления газоразрядными индикаторами.

Все дешифраторы имеют входы с активными единичными и

выходы с активными нулевыми уровнями.

Наличие нескольких входов стробирования расширяет

функциональные возможности дешифраторов. Например, на одной ИС

К155ИД4 можно построить дешифратор на 8 выходов и со входом

стробирования без дополнительных элементов.

QA1

QB1

QA0

QB0

QA2

QB2

QA3

QB3

Рис. 3.7. Дешифратор К155ИД4 (

GBDBиGADA ,,

входы стробирования секций А и В

соответственно)

3.1.3. Дешифраторы - преобразователи двоично-десятичного

кода в код семисегментного индикатора

Для индикации цифровых данных, представленных в десятичной

системе, широко используются семисегментные индикаторы (например,

светодиодные). Семь сегментов, обозначенных буквами от А до G,

расположены в виде цифры 8 (рис. 3.8). Свечение сегментов в разных

комбинациях позволяет индицировать любую цифру от 0 до 9. Десятичная

запятая обозначается буквой Н. Схемы для управления такими

индикаторами часто называют дешифраторами, хотя они по существу

являются преобразователями двоично-десятичного кода в код

семисегментного индикатора, или семисегментный код, который

устанавливает связь между индуцируемой цифрой и уровнями сигналов,

подаваемых на входы индикатора. Связь между входными и выходными

переменными преобразователя указана в табл. 3.4.

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

КОМБИНАЦИОННЫЕ УСТРОЙСТВА

Примеры ИС:

КР514ИД1 - дешифратор с открытыми эмиттерными выходами для

семисегментных индикаторов с общим катодом (рис. 3.9).

КР514ИД2 - дешифратор с открытыми коллекторными выходами

семисегментных индикаторов с общим анодом.

Выходы ИД1 подключаются непосредственно ко входам

индикатора, выходы ИД2 - через токоограничительные резисторы.

Дешифраторы имеют входы гашения

индикаторов.

H7S

АЛС324А

АЛС324Б

H7S

14 13 8 7 6 1 2 3 11310872116

4 12 3 9 14

а) б)

г)

в)

д)

Рис. 3.8. Светодиодные индикаторы:

а – расположение светодиодов,

б – УГО АЛС 324А;

в – УГО АЛС 324Б;

г – схема с общим катодом;

д – схема с общим анодом

КР514ИД2

КР514ИД2КР514ИД1 КР514ИД1 АЛС А324

АЛС Б324

а) б) в)

Рис. 3.9. Дешифраторы для семисегментных

индикаторов:

а – УГО КР514ИД1 и КР514ИД2;

б – схема выходного каскада с общим

катодом; в – схема выходного каскада с

общим анодом

Таблица 3.4

Таблица истинности преобразователя двоично-десятичного кода в код

семисегментного индикатора

A B C D E F G

0 0 0 0 1 1 1 1 1 1 0

0 0 0 1 0 1 1 0 0 0 0

0 0 1 0 1 1 0 1 1 0 1

0 0 1 1 1 1 1 1 0 0 1

0 1 0 0 0 1 1 0 0 1 1

0 1 0 1 1 0 1 1 0 1 1

0 1 1 0 1 0 1 1 1 1 1

0 1 1 1 1 1 1 0 0 0 0

1 0 0 0 1 1 1 1 1 1 1

1 0 0 1 1 1 1 1 0 1 1

3.1.4. Преобразователи двоичного кода в двоично-десятичный

В двухразрядном двоичном коде можно представить десятичные

числа от 0 до 15. При переходе к двоично-десятичной форме

представления числа от 0 до 9 остаются без изменения. Двоичные коды

чисел от 10 до 15 требуется корректировать. Это можно сделать, например,

следующим образом. Двоичные коды надо уменьшать на 10

=1010

добавить 1 к следующему по старшинству разряду (младшему разряду

тетрады, представляющей "десятки" двоично-десятичного кода).

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

КОМБИНАЦИОННЫЕ УСТРОЙСТВА

Аналогичным образом можно преобразовать числа в двоичном коде,

имеющие более четырех разрядов.

Корректирующие схемы, позволяющие преобразовывать двоичный

код в двоично-десятичный, изготавливаются в виде программируемых при

изготовлении микросхем постоянных запоминающих устройств (ПЗУ).

Двоичный код подается на адресные входы ПЗУ. Записанные в каждой

ячейки ПЗУ данные соответствуют выходным переменным таблицы

истинности корректирующей схемы для комбинации входных переменных,

численно равной адресу ячейки.

Пример ИС:

К155ПР7 - корректирующая схема для преобразования двоичного

кода в двоично-десятичный (рис. 3.10б).

Схема ПР7 имеет вход стробирования

. Если

1=G

, то все входы

, если

0=G

, то схема работает в качестве корректирующей.

Преобразование двоичного кода в двоично-десятичный с помощью ИС

ПР7 показано на рис. 3.11. Шесть разрядов двоичного кода , обозначенных

как (младший разряд не требует коррекции), представляют числа

от 0 до 63. - младшая декада выходного двоично-десятичного

кода ("единицы") старшая ("десятки").

bb −

0000

,,, dcba

111

,, cba

Схемы К155ПР7 допускают каскадное соединение с целью

наращивания разрядности. На рис. 3.12 показана схема преобразователя 6-

разрядного двоичного кода в двоично-десятичный.

X4 X4

X5 X5

X1 X1

X2 X2

X3 X3

Y4 Y4Y4

Y5 Y5Y5

Y1 Y1Y1

Y6 Y6Y6

Y2 Y2Y2

Y3 Y3Y3

ПР6

ПР7

К155ПР6 К155ПР7

X/Y X/Y

а)

б)

Рис. 3.10. Корректирующие схемы К155ПР6 (а) и

К155ПР7 (б)

Двоично-десятичный

код

Двоичный код

Y4Y4

Y5Y5

Y1Y1

Y2Y2

Y3Y3

ПР7

X/Y

Рис. 3.11. Применение корректирующей схемы

К155ПР7 для преобразования двоичного

кода в двоично-десятичный

Двоично-десятичный код

Двоичный код

ПР7

X/Y

Рис. 3.12. Преобразователь 8-разрядного двоичного

кода в двоично-десятичный код на ИС

К155ПР7

3.1.5. Преобразователи двоично-десятичного кода в двоичный

Преобразование чисел из двоично-десятичной формы

представления в двоичный код может выполняться с помощью

корректирующих схем на основе ПЗУ.

Пример ИС

К155ПР6 - корректирующая схема для преобразования двоично-

десятичного кода в двоичный (рис. 3.10а).

Схема имеет вход стробирования

. Преобразование полутора

декад двоично-десятичного кода (числа от 0 до 39) в 6-разрядный

двоичный показано на рис. 3.13. Младший разряд коррекции не подлежит.

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

КОМБИНАЦИОННЫЕ УСТРОЙСТВА

Выходы при преобразовании не используются. С их помощью

можно выполнить преобразование двоично-десятичного кода в коды

«Дополнение до 10» (рис. 3.14а) и «Дополнение до 9» (рис.3.14б).

YY −

Двоично-десятичный код

Двоичный код

ПР6

X/Y

Рис. 3.13. Применение корректирующей схемы

К155ПР6 для преобразования двоично-

десятичного кода в двоичный код

Двоично-десятичный

код

Двоично-десятичный

код

Дополнительный код

(дополнение до 10)

Дополнительный код

(дополнение до 9)

+5В

X4 X4

X5 X5

X1 X1

X2 X2

X3 X3

Y4 Y4

Y8 Y8

Y5 Y5

Y1 Y1

Y6 Y6

Y2 Y2

Y7 Y7

Y3 Y3

ПР6 ПР6

X/Y X/Y

a) б)

Рис. 3.14. Преобразование двоично-десятичного кода

в код «Дополнение до 10» (а) и в код

«Дополнение до 9» (б)

Для наращивания разрядности ИС К155ПР6 можно соединить

каскадно. На рис. 3.15 показана схема преобразователя 2-декадного

двоично-десятичного кода в двоичный.

Двоично-десятичный код

Двоичный код

ПР6

X/Y

Рис. 3.15. Преобразователь 2-декадного двоично-

десятичного кода в двоичный на ИС

К155ПР6

3.1.6. Взаимное преобразование кода Грея и двоичного кода

Как было показано в разд. 1.4, преобразование n-разрядного

двоичного кода в код Грея определяется следующим образом:

11 −−

;

⊕

iii

bbg

−

≤

Соответствующая этим формулам схема (для n=4), построенная на

элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, приведена на рис. 3.16.

=1 g

Рис. 3.16. Преобразование двоичного кода в код Грея

Определение i-го разряда выходного кода в процессе

преобразования кода Грея в двоичный сводится к оценке четности и

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1