Гласман К.Ф., Покопцева М.Н. Цифровые устройства и микропроцессоры (часть 1)

Подождите немного. Документ загружается.

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ 31

x =

y =

Рис. 2.12. Бистабильная ячейка (асинхронный

RS-триггер) и ее условное обозначение

Предположим, что на обоих входах - уровни логического нуля. Из

таблицы истинности элемента ИЛИ-НЕ следует:

если , то

=y 1

, а

если , то

=y 0

Но y

не может быть равным y

, т.е. выходные сигналы

взаимоинверсны. Следовательно, при нулевых уровнях на входах эта

ячейка, называемая триггером, может находиться в одном из двух

устойчивых состояний:

1;0

==== QyQy

или

0;1

==== QyQy

Состояние ячейки оценивается по основному выходу Q. Триггер

находится в нулевом состоянии, если Q = 0 и в единичном - если Q = 1.

Если x

=1 и x

=0, то

=+=+= QQxQ

100

=+=+= QxQ

Если x

=0 и x

=1, то

=+=+= QQxQ

100

=+=+= QxQ

Таким образом, при комбинации сигналов x

=1 и x

=0 триггер

устанавливается в нулевое состояние, а при x

=0 и x

=1 - в единичное.

Комбинация x

=0, x

=0 является нейтральной, т.е. при ней триггер

находится в режиме хранения данных. Активный уровень, равный 1, на

входе x

позволяет записать в триггер число 0. Этот вход обозначают

буквой R (Reset - вход сброса, или установки в нуль). Активный уровень,

равный 1, на входе x

позволяет записать в триггер число 1,. Этот вход

обозначают буквой S (Set - вход установки). В соответствии с

обозначениями входов такую бистабильную ячейку называют RS-

триггером.

Комбинация R=1, S=1 является недопустимой, если схема

используется в качестве бистабильной ячейки. При этом:

т.е. триггер не находится ни в одном из устойчивых состояний

(неопределенное, или логически недопустимое состояние).

RS- триггер можно построить и на элементах И-НЕ (рис. 2.13).

Активные уровни входных сигналов - нулевые, нейтральные - единичные.

Такую ячейку называют RS - триггером с инверсными входами.

Рис. 2.13. Асинхронный RS-триггер на элементах

2И-НЕ и его условное графическое

обозначение (УГО)

Рассмотренные схемы бистабильных ячеек являются базовыми

элементами при построении более сложных и совершенных триггеров.

Они также находят самостоятельное применение, например, в схемах

подавления дребезга механических контактов.

2.2.2. Асинхронные и синхронные триггеры

По способу ввода информации триггеры могут быть асинхронными

и синхронными.

Асинхронные триггеры имеют только информационные входы.

Пример асинхронного триггера - рассмотренная выше бистабильная ячейка

с информационными R и S входами. Асинхронные триггеры принимают

состояние, предписываемое входными данными, непосредственно в

момент поступления комбинации входных сигналов, отличающейся от

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ 33

нейтральной. В ряде случаев это может оказаться недостатком. Например,

логические состязания входных сигналов могут оказаться причиной

ложных срабатываний триггеров.

В синхронных триггерах момент записи данных, поступающих на

информационные входы, определяется с помощью дополнительного

сигнала синхронизации (тактовых импульсов). Этот дополнительный

сигнал поступает на синхронизирующий, или, как его также называют,

тактовый вход. Тактовые импульсы, формируемые специальным

генератором, позволяют обеспечить работу всех элементов цифровых

устройств в едином ритме.

В зависимости от того, как определяется момент записи входной

информации, синхронные триггеры делятся на статические (с управлением

по уровню тактовых импульсов), динамические (с управлением по фронту

или срезу тактовых импульсов) и двухступенчатые ("ведущий-ведомый").

2.2.3. Статический синхронный RS-триггер

Асинхронный RS - триггер можно превратить в статический

синхронный путем стробирования информационных сигналов тактовыми

импульсами. Схема получающегося при этом триггера приведена на рис.

2.14. Она содержит два стробирующих элемента И, которые пропускают

информационные сигналы на входы асинхронного триггера при единичном

уровне синхронизирующего сигнала С (тактовых импульсов).

R T

CCC

Рис. 2.14. Статический синхронный RS-триггер и

его условное графическое обозначение

Таблица переключений триггера (табл. 2.2) указывает состояние

триггера Q

n+1

после подачи (n+1)-го тактового импульса в зависимости от

значений информационных сигналов, а также от состояния триггера Q

предшествующем n-ом такте. При С=0 триггер работает в режиме

хранения записанной информации.

Таблица 2.2

Таблица переключений синхронного RS-триггера

S R

n+1

0 0 0 0

0 0 1 1

QQ =

⎭

⎬

⎫

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

⎪

⎭

⎪

⎬

⎫

1 1 0 н/о

1 1 1 н/о

2.2.4 Статический синхронный D-триггер

Для записи одного бита данных в RS-триггер необходимо иметь два

информационных сигнала. Но из таблицы 2.2. следует, что при записи

Q=S, так как информационные сигналы в активных допустимых

комбинациях инверсны друг другу. Поэтому можно запомнить с помощью

триггера значение переменной D, если подать ее на вход S

непосредственно, а на вход R через инвертор (рис. 2.15а). Во время

тактового импульса (при С=1) устанавливается Q=D. При С=0 триггер

хранит записанную информацию. Подобные схемы с одним

информационным входом D называют D-триггерами.

а) б)

в)

Рис. 2.15. Статический синхронный D-триггер:

а – схема; б – УГО;

в – временные диаграммы

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ 35

Особенностью статических синхронных триггеров является то, что

выходной сигнал может меняться в соответствии с изменениями входных

информационных сигналов в течение всего интервала времени, на котором

тактовый импульс имеет единичный уровень. Поэтому их иногда называют

"прозрачными фиксаторами". Временные диаграммы, иллюстрирующие

особенности работы статического синхронного D-триггера приведены на

рис. 2.15 в.

Пример ИС:

К555ТМ5 - 4 статических синхронных D-триггера. (Здесь и в

следующих разделах чаще всего даются примеры интегральных схем

серий К555, К1531, К1533, К1554 с использованием которых собираются

макеты изучаемых цифровых устройств в лабораторном практикуме по

дисциплине «Цифровые устройства и микропроцессоры»).

2.2.5 Триггеры типа M-S ("ведущий-ведомый")

Одним из способов, позволяющих устранить "прозрачность"

триггера во время тактового импульса, является применение

двухступенчатых схем, работающих по принципу "ведущий - ведомый".

RS-триггер типа M-S (рис. 2.16) состоит из двух последовательно

включенных статических синхронных RS-триггеров. Эти триггеры

синхронизируются одним тактовым сигналом, но на вход второго триггера

этот сигнал поступает через инвертор. Когда тактовый сигнал С имеет

единичный уровень, разрешается запись информации в ведущий (М-

Master) триггер. При этом ведомый триггер (S - Slave) находится в режиме

хранения предыдущего состояния, так как на его входе синхронизации

нулевой уровень. Когда тактовый импульс закончиться и С станет равным

0, триггер М перейдет в режим хранения, а в триггер S будет записано

состояние триггера М. После этого никакие изменения на выходе всей

схемы произойти не смогут, так как ведущий триггер М заблокирован

нулевым уровнем С. Следовательно, изменение состояния выходов

триггера типа M-S возможно только по отрицательному перепаду (срезу)

тактовых импульсов. При этом на выход передается та информация,

которую несут сигналы S и R непосредственно перед срезом тактового

импульса.

RRRR

TTT

SSSS

CCCC

Рис. 2.16. RS-триггер типа M-S

Условное графическое изображение (УГО) R-S триггера типа M-S

также показано на рис. 2.16. На двухступенчатую структуру триггера

указывают две буквы Т в основном поле УГО.

JK-триггер типа M-S (рис. 2.17) строится на базе RS-триггера типа

M-S.

TTTT JS

CCC

Рис. 2.17. JK-триггер типа M-S; а – схема; б- УГО

В схему, охваченную дополнительными цепями обратной связи,

добавляются два элемента И. Таблица переключений JK-триггера (табл.

2.3) во многом совпадает с таблицей переключений RS-триггера. Вход J

подобен входу S, вход K - входу R. Но комбинация J = K = 1 не является

запрещенной. Благодаря действию обратной связи S =

и R = Q.

Поэтому триггер меняет свое состояние на каждом тактовом интервале,

если

J = K = 1. Таблица 2.3 соответствует схеме рис. 2.17 только в том

случае, если информационные сигналы не меняются в интервале времени,

в котором

С = 1. Если в этом интервале J или К на момент изменит свое

состояние, а затем вернется в исходное, то это кратковременное состояние

будет запомнено ведущим триггером (М) RS-триггера. Он не сможет

вернуться в исходное состояние, так как один из элементов И схемы рис.

2.17 всегда блокирован сигналом обратной связи. JK-триггер будет себя

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ 37

вести в целом так, как если бы это кратковременное состояние (например,

"иголка") сохранилось. Этот недостаток JK-триггеров типа M-S

устраняется при переходе к динамическому способу синхронизации.

Таблица 2.3

Таблица переключений JK-триггера

S R

n+1

0 0 0 0

0 0 1 1

QQ =

⎭

⎬

⎫

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

⎪

⎭

⎪

⎬

⎫

1 1 0 1

1 1 1 0

QQ =

⎭

⎬

⎫

JK-триггеры являются универсальными устройствами. Они могут

использоваться в качестве RS-или D- триггеров. Кроме того, они могут

использоваться для построения различных счетчиков, делителей частоты и

других подобных устройств. Как видно из временных диаграмм (рис. 2.18),

при J = K = 1 выходной сигнал триггера имеет период в два раза больше

периода тактовых импульсов. Следовательно, JK -триггер в этом режиме

работает как делитель частоты на два.

Рис. 2.18. Временные диаграммы работы JK-

триггера типа M-S при J = K = 1

Пример ИС:

К555ТВ1 - JK-триггер типа M-S с объединенными по И входами J и

К и асинхронными входами R и S. Входы сброса R и установки S имеют

приоритет перед остальными.

2.2.6. Динамический D-триггер

В триггерах с динамическим управлением по входу синхронизации

, или просто динамических триггерах, запись входной информации

происходит в момент перепада в тактовом сигнале. Непосредственно после

записи информационные входы блокируются, чем устраняется

«прозрачность» триггера. Запись может производиться в момент

положительного перепада в тактовом сигнале (по фронту

синхронизирующих импульсов) или в момент отрицательного перепада

(по срезу синхроимпульсов). Наиболее распространенным типом

динамического триггера является D-триггер, но имеются и JK-триггеры с

динамическим управлением.

Схема динамического D-триггера показана на рис. 2.19. Он состоит

из двух вспомогательных бистабильных ячеек-триггеров (Т1 -элементы 1 и

2 , Т2 - элементы 3 и 4) и выходного RS-триггера с инверсными входами

Т3. Рассмотрим основные режимы и особенности работы D-триггера.

а) б)

Рис. 2.19. Динамический D-триггер;

а – схема; б – УГО

Режим хранения.

Если , то

0=C

== Sx

== Rx

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

БАЗОВЫЕ ЛОГИЧЕСКИЕ СХЕМЫ 39

Это нейтральная комбинация входных сигналов для выходного

триггера Т3. Он находится в режиме хранения записанной ранее

информации. Выходные сигналы D-триггера не меняются.

Запись информации.

До тех пор, пока

С = 0, один из двух вспомогательных триггеров

находится в неопределенном состоянии (оба выхода имеют единичный

уровень), так как

⎩

⎨

⎧

⎩

⎨

⎧

Dxx

Какой из вспомогательных триггеров находится в устойчивом

состоянии, а какой - в неопределенном, зависит от уровня сигнала на

информационном входе

D. Когда С становится равным единице, триггер,

находившийся в устойчивом состоянии, сохраняет значения сигналов на

своих выходах неизменными (для RS-триггера с инверсными входами

единичный уровень является нейтральным). Неопределенное состояние

другого вспомогательного триггера при этом исчезает. В какое из двух

устойчивых состояний он перейдет, определяется значениями выходных

сигналов триггера, находившегося в логически допустимом состоянии. Из

этих рассуждений следует, что при:

0=D

Rx =

переходит в 0,

Sx =

остается в 1.

Rx =

остается в 1,

Sx =

переходит в 0.

Сигнал (

или

), принимающий нулевое значение, определяет

состояние выходного триггера. Таким образом, выходной сигнал D-

триггера

Q принимает значение входных данных D по фронту тактового

импульса.

Блокировка.

Когда оба вспомогательных триггера находятся в логически

допустимых состояниях (неопределенное состояние одного из них

прекращается по фронту тактового импульса), они блокируют друг друга.

При

=0 заблокирован элемент И под номером 4 и, следовательно, х

, х

и х

остаются неизменными. Поэтому возможные изменения D при С=1

не вызывают никакой реакции. При

= 0 заблокированы элементы 1 и 3 и,

следовательно,

, х

и х

остаются неизменными.

Подготовка к записи.

Когда

С будет равен нулю, установятся единичные уровни на

выходах

и х

, и взаимная блокировка вспомогательных триггеров

снимается. Один из них перейдет в неопределенное состояние, другой

останется в устойчивом. Когда закончатся переходные процессы во

вспомогательных триггерах, схема будет готова к записи информации в

выходной триггер.

Синхронизация информации и тактов. Вывод о том, что запись

информации производится по фронту тактового импульса, не следует

понимать слишком буквально. Так как и подготовка к записи, и

блокировка занимают некоторое время, то выходной сигнал

D должен

быть неизменным в некоторой окрестности фронта синхроимпульса (рис.

2.20). Для того, чтобы триггер работал устойчиво, информация должна

поступать на вход

D не позднее, чем за время t

(время установления)

до тактового перепада и оставаться неизменной, по крайней мере, в

течении t

(времени удержания) после него. Важное обстоятельство,

определяющее возможности применения триггера в различных

устройствах, заключается в том, что минимальное время задержки

появления на выходе записанного сигнала по отношению к фронту

синхроимпульса t

больше времени удержания. Например, для

динамического триггера К155ТМ2 t

=20нс, t

=5нс, t

=10нс.

SU H

Рис. 2.20. Синхронизация информации и тактов

Так как время задержки t

больше времени удержания t

, то

выход динамического триггера может быть подключен к

информационному входу для введения обратной связи. На этом основана

работа динамического D-триггера в качестве делителя частоты на 2 (рис.

2.21). Под действием обратной связи, поданной с инверсного выхода

Q на

вход

D, триггер меняет свое состояние в каждом такте по фронту

импульсов, подаваемых на синхронизирующий вход.

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1