Ершов С.С. Архитектура и организация ЭВМ

Подождите немного. Документ загружается.

— способ обработки информации (последовательные АЛУ, параллельные,

смешанные);

—

структура (АЛУ только в функциональном смысле, автономные, реализо-

ванные как интегральные микросхемы средней (СИС) и большой степени инте-

грации (БИС));

—

параллелизм (многофункциональные АЛУ, блочные и т.п.).

Можно продолжить обсуждение двух основных типов структур-архитектур

процессоров — CISC и RISC (п. 1.1).

Количество команд в RISC-структурах резко сокращено, например их меньше

на порядок, чем в CISC. При этом в системе команд RISC остаются наиболее ко-

роткие (и быстрые) команды. Для реализации сложных команд (вообще — алго-

ритмов) требуются

подпрограммы. Но они могут храниться в постоянной памяти,

и поэтому степень регулярности устройств процессора (кристалла, чипа) увеличи-

вается. Это, в свою очередь, приводит к увеличению процента выхода годных

микросхемных процессоров, т.е. в конце концов к улучшению коэффициента эф-

фективности ЭВМ «Производитель-ность/Стоимость».

Особенностью RISC-структур является большое (200 … 300) количество реги-

стров общего назначения (РОН), и это обусловливает другие положительные эф-

фекты.

Команды обычно работают с регистровой памятью (формат RR, «регистр-

регистр»), обращение к оперативной памяти допускается в исключительных слу-

чаях, для чего и нужно иметь много РОН.

Реализуются RISC-команды преимущественно аппаратно и за один машинный

такт (редко за два). Таким образом, фактически

аннулируется микропрограммный

уровень реализации алгоритмов. Его место занимают те самые подпрограммы,

о которых говорилось выше.

Основной формат команд — 32 разряда, адресность — 3.

Примечательной RISC-особенностью является также использование при вызо-

ве подпрограмм так называемых регистровых окон. Обычно значения фактиче-

ских параметров в подпрограмму передаются через стек. Указание регистровых

окон позволяет существенно упростить эту

процедуру (стек не нужен).

Выполнение операций с векторными и матричными данными

Обработка скалярных данных проводится, например, в соответствии со схемой

рис. 2.9.

Сокращения на рис. 2.9: РгКм — регистр команд; * — некоторый код опера-

ции; R1 в РгКм — регистровый адрес (первого операнда); А2 — адрес оператив-

ной памяти (ОпП); (А2) — содержимое ячейки с адресом А2, второй

операнд;

ЦУУ — центральное устройство управления; АЛУ — арифметическо-логическое

устройство; ВнтП — внутренняя память процессора; Км — команда; R1 в ВнтП

— регистр общего назначения (РОН).

Рис. 2.9. Обработка скалярных данных

Скалярная команда, выполняемая в схеме рис. 2.9, имеет вид:

R1:=R1*(A2),

т.е. оба операнда и результат

— скаляры. Слева от двойной штриховой линии

показаны все 3 компоненты процессора

— АЛУ, ЦУУ и ВнтП.

Векторные данные обрабатываются в схемах, организованных по одному из

двух способов (рис. 2.10, 2.11) :

—

с линейным размещением элементов вектора;

—

с косвенной индексацией.

Линейное размещение элементов вектора (V) означает наличие постоянного

адресного шага (

ΔА2) в оперативной памяти (ОпП). Обработка компонентов (эле-

ментов) вектора осуществляется в параллельно действующих узлах АЛУ (1, 2,

…). Это фактически структура SIMD (одиночный поток команд, множественный

поток данных). Результаты обработки записываются в те же регистры VR1:

VR1:=VR1* (A2

На рис. 2.10 R1 — регистровый адрес первого операнда.

ДA2

(ц)

Рис. 2.10. Линейное размещение вектора

Рис. 2.11. Размещение вектора с косвенной адресацией

В случае косвенной адресации (рис. 2.11) компоненты вектора в ОпП разме-

щаются с непостоянным шагом. Он задается значением содержимого соответст-

вующего индексного регистра, т.е. значениями Х0, Х1, …. Длина вектора здесь l

При обработке матричных данных, например с линейным размещением эле-

ментов, надо отдельно управлять строками (

ΔА

стк

, Q

стк

) и столбцами (ΔА

стб

, Q

стб

Особый интерес представляет обработка так называемых полей переменной

длины (ППД). Примером служат цепочечные команды. Поля фиксированной

длины (ПФД) могут быть длины 16, 32, 64, 128 бит. Поля переменной длины в ЕС

ЭВМ составляли от 1 до 256 байтов для символьных значений и от 1 до 16 байтов

— для десятичных. Особенности ППД проявляются вообще-то не только при об

работке (в процессоре), но и при вводе-выводе (в подсистеме ВВ).

Основные параметры обработки ППД:

— длина операндов;

— длина слова памяти (ширина выборки);

— длина слова процессора.

Например, в ЕС-1020 было: l

ППД

= 1…16 байтов, l

ОпП

= 4 байта, l

Пц

= 2 байта.

Обработка ППД — циклическая. Основные процедуры при этом: распаковка

и обработка. К ним добавляются выборка (чтение) ППД, упаковка и запись в опе-

ративную память (рис. 2.12).

Рис. 2.12. Процедуры обработки ППД

Таким образом, цикл 1 (Ц1) имеет вид «Чтение — Запись», цикл 2 (Ц2) —

«Распаковка — Обработка — Упаковка».

Особенной является обработка концевых слов (рис. 2.13). В примере (рис. 2.13)

слова памяти — четырехбайтные. В левом концевом слове (1) ППД принадлежат

только 3 байта, в правом — 1 байт. Смежные с ППД байты изменяться не должны.

Поэтому концевые

слова результата должны читаться из оперативной памяти.

В них замещаются байты ППД, и тогда слово отправляется обратно (запись).

В качестве примера рассматривается случай обработки ППД в однобайтном

варианте собственно АЛУ (рис. 2.14). Здесь отдельно представлены компоненты

регистра команд: РгА1, РгА2, РгА3 — адресные регистры операндов и резуль-

тата;

Рис. 2.13. Концевые слова в ППД

СчБт — счетчик байтов, т.е. сначала в нем задано количество байтов, участ-

вующих в операции (длина ППД) минус 1 (0 означает один байт и т.д.). Содержи-

мое адресных регистров инкрементируется (+1), а счетчик байтов подвергается

декременту (-1). К двум младшим разрядам адресных регистров (в общем случае

их k: {n

- k +1: n

}) подключены дешифраторы (ДшА1, ДшА2, ДшА3). Сигналы

с выходов этих дешифраторов используются для аппаратного управления муль-

типлексорами операндов (МП1, МП2) и селектором результата (СЛ).

Концевые слова ППД-результата не только записываются в оперативную па-

мять(ОпП), но и читаются из нее (двунаправленная стрелка у Рг3), как и было

показано выше.

АЛУ

на рис. 2.14 представлено комбинационным операционным элементом

(изображение в форме трапеции). Если операция в АЛУ сложная (многотактная),

используется накапливающий операционный элемент (штриховой контур в фор-

ме прямоугольника на рис. 2.14 и подмикропрограмма Бл4 на рис 2.16).

ГМП обработки ППД (рис 2.16) отражает циклический характер этой обработ-

ки.

В случае, если АЛУ комбинационное, блок 4 (рис. 2.16)

вообще исчезает.

В пределе АЛУ может быть и одноразрядным. Тогда оно вырождается просто

в одноразрядный двоичный 3-входовой сумматор (ОС–3), наделенный еще спо-

собностью выполнять элементарные логические операции. Регистры операндов

(Рг1, Рг2) и результата (Рг3) становятся сдвигающими. Необходимость в мультип-

лексорах (МП1, МП2), селекторе (СЛ) и адресных дешифраторах (ДшА1, …,

ДшА3) отсутствует.

Естественно, ГМП (рис. 2.16) при этом также должен быть

модифицирован.

С точки зрения «чистоты» разделения функций АЛУ и ЦУУ интерпретация

процесса с ППД различна: в структурно–однородных процессорах «всё

в порядке», в структурно–неоднородных придётся согласиться с передачей АЛУ

специфических функций ЦУУ (работа с оперативной памятью).

Рис. 2.14. Пример обработки ППД

2.3.2. Общие особенности организации АЛУ

Внутренняя структура АЛУ как операционного устройства (ОпУ) определяет-

ся, в основном, характером связей между узлами операционной его части, т.е. опе-

рационного автомата (ОпА). Например, может быть несколько трактов (каналов)

обработки данных — отдельно поля фиксированной длины (ПФЗ, числа с фикси-

рованной, с плавающей запятой, логические значения), отдельно — десятичные

данные (ППД) и отдельно символьные (текстовые) значения (тоже ППД) [9, 17, 18,

28, 31]. В операционной же части АЛУ может быть устроено несколько ступеней

регистров, при передаче данных между которыми осуществляются попутные пре-

образования (сдвиги влево-вправо на 1,

2, 4, 8 двоичных разрядов, инверсия — для получения обратного кода и

т.п.).

Ж-управляющий автомат может быть выполнен не по канонической схеме,

а, например, на базе распределителя сигналов (6 так называемых полутактов

в одной из старых машин-мэйнфреймов и т.п.).

Взаимодействие АЛУ и ЦУУ – асинхронное (рис. 2.15).

Как видно из рис. 2.15, в обеих приостановках (на входе в АЛУ — приостанов-

ка обращения, на выходе — приостановка действия) задействована одна и та же

условная ждущая (возвратная) вершина, где анализируется значение признака за-

нятости АЛУ. Реально, в отсутствие параллелизма АЛУ/ЦУУ, остается только од-

на приостановка

(«на выходе» — блок 3). АЛУ реализует собственный ГМП (рис.

2.17).

Способы повышения эффективности АЛУ:

—

использование буферной памяти, работающей в темпе процессора, т.е. без

приостановок (1);

— локальный параллелизм (в рамках операции; 2)

— конвейеризация команд (3);

— специализация исполнительных блоков (4);

— распараллеливание потока команд (5);

— использование дополнительного оборудования с повышенной тактовой

частотой (акселераторов, ускорителей; 6).

Все эти способы условно представлены на рис. 2.18 («БфКм» — буфер команд,

«БфД» — буфер данных).

Рис. 2.15. Асинхронное взаимодействие АЛУ и ЦУУ (фрагмент ГМП ЦУУ)

Рис. 2.16. ГМП обработки ППД

Рис. 2.17. ГМП АЛУ

2.3.3. Организация АЛУ в процессорах ПЭВМ

Обычные, т.е. не суперскалярные, микропроцессоры семейства i86 представ-

лены основными моделями i8086, i80286, i80386 и i486 ([3, 6-9]). В последнем

кристалл процессора, кроме целочисленного процессора (аналогичного — есть

дополнительные команды

— i80386), содержит еще FPU (Float Point Unit, «устрой-

ство с плавающей точкой», т.е. аналог сопроцессора с плавающей запятой i80387)

и кэш 8 Кбайт (рис. 2.19).

...

Программа

Данные

...

ОпП

Бф Км

1,3

Операнд 1

Операнд 2

Результат

Умножение

Деление

...

Акселератор

{БфД}

1,3

...

Рис. 2.18. Факторы ускорения в АЛУ

На рис. 2.19 показаны не все связи. Сокращения:

Рг — «регистр»;

ПЛМ — «программируемая логическая матрица» (главный элемент управ-

ляющего автомата);

А — «адрес»;

Д — «данные»;

У — «управление»;

ПЗУ — «постоянное запоминающее устройство» (микропрограммная память).

Устройство упреждающей выборки (предвыборки) команд и декодирования —

это фактически буфер команд (простой буфер, очередь,

алгоритм FIFO).