Ершов С.С. Архитектура и организация ЭВМ

Подождите немного. Документ загружается.

Таким образом, условно получаем:

⊆

Сравнение различных типов автоматов можно провести в том же множестве

характеристик, что в свое время было для случая индивидуально-радиального

и магистрально-шинного способов организации связей между устройствами:

—

быстродействие;

—

производительность;

—

затраты оборудования;

—

степень универсальности.

В итоге получится разделение типов автоматов по двум полюсам. K-, I-, авто-

маты имеют преимущество в отношении быстродействия (незначительное) и про-

изводительности, а М-автоматы —

в отношении затрат оборудования (экономич-

ность) и степени универсальности. IM - автоматы занимают, естественно, проме-

жуточное положение.

В обобщенной схеме ОпА (рис. 2.3) выделяются три компоненты:

—

память S (множество регистров);

—

комбинационная схема для выполнения микроопераций, КС "Y";

—

комбинационная схема для вычисления логических условий, КС

"Х" (формирователь логических условий).

Другие сокращения на рис. 2.3: D — исходные данные (операнды), R — ре-

зультат.

Функция управляющего автомата (УпрА) — закодированный ГМП.

Типы УпрА:

—

с жесткой логикой (Ж-УпрА);

—

с программируемой (гибкой) логикой (П-УпрА).

Автоматы с жесткой логикой (рис. 2.4) появились исторически первыми. Сей-

час они остались на "вторых" ролях (например, как формирователи временных

диаграмм интерфейсов).

Сокращения на рис. 2.4: П — память; КС —

комбинационная схема; Х —

функции входов; Y — функции выходов; U — функции возбуждения (управления

элементами памяти, в качестве которых используются, например, RS-триггеры);

V —

функции обратной связи, значения которых определяются состояниями эле-

ментов памяти).

Автоматы с жесткой логикой реализуют канонические ("классические") алго-

ритмы Мили или Мура (рис. 2.5), а также могут быть построены на специальным

схемах (тоже Мили, Мура): с унитарным кодированием состояний (УКС) и на

базе распределителей сигналов (РС).

Рис. 2.3. Структура операционного автомата

Рис. 2.4. Структура Ж-УпрА

Рис. 2.5. Фрагменты графов состояний и переходов (ГСП)

автоматов Мили (а) и Мура (б)

— это входной сигнал, задающий переход a

→a

→b

), например

. W

, W

— выходные сигналы, например W

={y

} (фигурные скобки

«множества»-списка не указываются). В автомате Мура выходные сигналы «ото-

ждествляются» с его состояниями (рис. 2.5 б).

В историческом промежутке между Ж- и П- управляющими автоматами поя-

вились (1950-е гг.) так называемые автоматы Уилкса-Стринджера, или ПЛМ- ав-

томаты (ПЛМ — программируемая логическая матрица). Матриц таких было две:

конъюнктивная и

конъюнктивно-дизъюнктивная. Фактически здесь получаются

два постоянных ЗУ (ПЗУ). Автоматы на ПЛМ, широко используемые и теперь, по

сути, являются еще Ж- автоматами. Но предпосылка к появлению автоматов

с программируемой логикой (П- автоматов) уже создана.

Основным компонентом П-УпрА следует, видимо, считать микропрограммную

память (МПП, рис. 2.6), где хранятся микропрограммы. Первично это

была посто-

янная память (ROM, ПЗУ). Затем она, хотя бы частично, приобрела характер опе-

ративной памяти (RAM, ОЗУ) — памяти перезагружаемой.

Сокращения на рис. 2.6:{ДшY} — дешифраторы операционных полей (Y1,

Y2, …); ДшХ — дешифратор поля логических условий; РгМкКм — регистр мик-

рокоманд; РгАМкКм — регистр адреса микрокоманды; Анач — начальный адрес

микропрограммы; z

…z

— внутренние управляющие сигналы; ВнтУпрА — внут-

ренний управляющий автомат (обычно Ж- типа); ТИ — тактовые импульсы (так-

товый генератор не показан); y

— признак последней микрокоманды

в микропрограмме (F — finish).

Классический вариант 3-фазного тактирования предполагает деление машин-

ного такта на 3 микротакта (ТИ1, ТИ2, ТИ3). В первом микротакте осуществляет-

ся выборка микрокоманды:

: РгМкКм := МПП[РгАМкКм],

...

{yi}

{ДшY} {ДшX}

РгМкКм

МПП

РгАМкКм

ВнтУпрА

{xj} z2

z3, z4

Пуск

Aнач

ТИ

Рис. 2.6. Общая структура П-УпрА

во втором (z

) переключается память операционного автомата. В третьем микро-

такте формируется адрес следующей микрокоманды:

: РгАМкКм := f(РгМкКм.А, РгМкКм.Х, {x

}, Пуск, y

Микрокоманда, как и обычная команда, имеет операционно-адресную струк-

туру (рис. 2.7).

Рис. 2.7. Структура микрокоманды

Количество операционных полей Y и полей логических условий Х может быть

1,2, … (полей Х обычно максимум 2). Количество адресов тоже разное. Обычные

значения: 1 или 2 адреса.

Способы организации операционной части микрокоманд классифицируют-

ся:

—

горизонтальное кодирование микроопераций;

—

вертикальное кодирование (мини-команды).

В свою очередь, при горизонтальном кодировании микроопераций различают:

—

независимое кодирование операционных полей;

—

совместное кодирование операционных полей;

—

двухуровневое кодирование (кодирование наборов микроопераций);

—

резидентное кодирование микроопераций.

При независимом кодировании полей Y каждое поле Y соответствует одному

какому-то операционному элементу (ОпЭ), входящему в состав операционного ав-

томата (ОпА), т.е. регистру, счетчику и т.п.

Совместное кодирование операционных полей предполагает достижение

большей экономичности по сравнению с первым способом. Здесь количество по-

лей Y определяется не количеством ОпЭ

в операционном автомате, а максималь-

ным количеством совместно выполняемых микроопераций, т.е. указанных в одной

операторной вершине.

Кодирование наборов микроопераций (двухуровневое кодирование) предпо-

лагает наличие единственного операционного поля Y, где указывается номер на-

бора. К этому полю подключается комбинационная схема (КС), в которой сочета-

ются (отсюда двухуровневость) дешифратор номера набора и

постоянное ЗУ

(ПЗУ) с кодами, содержащими 1 в соответствующих разрядах. Например, набору

микроопераций Y

=(y

, y

) при общем количестве микроопераций 6 соответст-

вует позиционный код 101

=5 в поле Y и код 101100 в ячейке 5 ПЗУ.

Это действительно комбинационная схема, поскольку ПЗУ с логической

(функциональной) точки зрения — это просто набор дизъюнкторов, не считая

дешифратора адреса (содержащего инверторы и конъюнкторы).

Резидентное кодирование микроопераций означает присутствие специаль-

ного «резидентного» регистра состояний. Значение в этом регистре и определяет

текущий способ организации

операционной части микрокоманд. При этом воз-

можно, в принципе, любое перераспределение разрядов операционной части.

Вертикальное кодирование микроопераций означает построение микроко-

манды «по образу и подобию» обычной команды: код операции плюс адреса опе-

рандов (результата). Единственное отличие — в возможном принудительном ука-

зании адреса следующей микрокоманды. Естественно, такие микрокоманды (ми-

никоманды) реализуют крайне

упрощенные действия.

Способы организации адресной части микрокоманд:

—

принудительная адресация микрокоманд с 1 или 2 адресами;

—

естественная адресация;

—

функциональная адресация («формирование адресов»);

— резидентная адресация.

Принудительная адресация предполагает наличие единственного поля логи-

ческих условий Х, где задается в позиционном коде номер j проверяемого логиче-

ского условия (осведомительного сигнала x

). Если Х=0, реализуется безусловный

переход (табл.2.1, 2.2).

Таблица 2.1

Переходы при принудительной адресации микрокоманд с двумя адресами

№ п.п. Ситуация Х x

Адрес перехода

БП 0 — 0 А1

УП по «0» j≠0 0 0 А1

УП по «1» j≠0 1 1 А2

Таблица 2.2

Переходы при принудительной адресации микрокоманд с одним адресом

№ п.п. Ситуация Х x

Адрес перехода

БП 0 — 0 А

УП по «0» j≠0 0 0 А

УП по «1» j≠0 1 1 А+1

в табл. 2.1, 2.2 — это обобщенный осведомительный сигнал, вырабатывае-

мый внутри ВнтУпрА (рис. 2.6). Именно этот сигнал и управляет формированием

адреса следующей микрокоманды (А1 или А2 при двух адресах, А или А+1 при

одном адресе в коде микрокоманды).

Естественная адресация микрокоманд призвана увеличить эффективность

использования микропрограммной памяти. Дело в том, что реализация цепочки

операторных вершин приводит к неиспользованию адресной части микрокоманд

с принудительной адресацией, а реализация цепочек условных вершин —

к неиспользованию их операционной части.

При естественной адресации микрокоманды разделяются на два класса (типа):

функциональные (признак типа ПТ равен 0) и управляющие (ПТ=1). Функцио-

нальные микрокоманды содержат только операционную часть (одно или несколько

операционных полей Y

), управляющие — только адресную часть (поле X и един-

ственное поле адреса А). Теперь получаются 4 ситуации перехода (табл.2.3).

Таблица 2.3

Естественная адресация микрокоманд

№ п.п. Ситуация ПТ Х xj x

Адрес перехода

БП 1 0 — 0 А

УП по «0» 1 j≠0 0 0 РАМК +1

УП по «1» 1 j≠0 1 1 А

Естественный переход 0 — — — РАМК +1

РАМК в табл.2.3 — «Регистр адреса микрокоманд». При УП по «0» и естест-

венном переходе адрес микрокоманды «продвигается» (+1).

Длина микропрограммы, а значит — и время выполнение ее, при естественной

адресации микрокоманд существенно увеличивается (каждой вершине ГМП соот-

ветствует отдельная микрокоманда). Это является причиной относительной не-

распространенности этого способа адресации микрокоманд.

Функциональная адресация микрокоманд,

широко используемая на практи-

ке, обычно ориентируется на два поля логических условий (Х1 и Х2). Т.е. одно-

временно проверяются значения двух осведомительных сигналов и ветвление

возможно не в двух, а в четырех направлениях. При этом в коде микрокоманды

задаются только старшие разряды адреса перехода. В качестве двух младших раз-

рядов

этого адреса могут выступать непосредственно значения проверяемых ос-

ведомительных сигналов (00, 01, 10, 11).

Резидентная адресация предполагает, в соответствии со своим названием, ис-

пользования специального регистра состояний. Значение в этом регистре управля-

ет способом организации адресной части микрокоманд (принудительная адреса-

ция, естественная адресация и т.п.).

Сравнение управляющих автоматов проводится по тем же четырем

характери-

стикам-параметрам, что и для операционных автоматов. При этом получается, что

на стороне Ж-УпрА — преимущество в быстродействии и производительности,

а на стороне П-УпрА — в экономичности и универсальности.

2.2. Классификация процессоров

Классификационные признаки для процессоров можно представить в трех

группах:

—

собственно процесс обработки данных;

—

управление этим процессом;

—

качественные характеристики процесса обработки.

Можно условно ассоциировать эти группы с тремя вопросами: «Что?», «Как?»,

«Насколько?».

В первой группе обычно используют такие признаки:

—

система счисления;

—

форматы данных;

—

код для алгебраического сложения (обычно дополнительный);

—

способ обработки информации (последовательный, параллельный или сме-

шанный

— последовательно-параллельный или параллельно-последовательный);

—

тип операционного автомата АЛУ;

—

тип управляющего автомата АЛУ;

—

однородность структуры.

Во второй группе:

—

адресность команд;

—

порядок выполнения команд (естественный, принудительный);

—

система команд (процессоры общего назначения, специализированные;

CISC- или RISC- ; векторные, матричные, …);

—

глубина совмещения команд;

—

режим работы (однопрограммный, многопрограммный, …);

—

тип сверхоперативных ЗУ (для операндов, результатов, команд);

—

способ синхронизации (асинхронные процессоры, полусинхронные,

синхронные).

В последнем случае речь идет о переменности или постоянстве длительности

машинного такта (Т

) и команды в целом (τ

км

). В асинхронных процессорах Т

и τ

км

— обе длительности переменные, в синхронных — обе постоянные. В полу-

синхронных процессорах время выполнения команды τ

км

переменное, а Т

— по-

стоянная величина. Правда, и в таких процессорах существует возможность уве-

личения длительности машинного такта — при необходимости. Вообще-то в мик-

рокомандах может присутствовать поле управления длительностью ее выполне-

ния, т.е. длительностью машинного такта (управление с переменной длительно-

стью такта).

В третьей группе признаков классификации процессоров:

—

элементный базис (дискретные, интегральные, матричные процессоры);

— способ контроля и диагностики (аппаратный, микропрограммный, про-

граммный, смешанный);

— надежность (невосстанавливаемые, восстанавливаемые, обслуживаемые

процессоры).

В последнем случае термин «обслуживаемые» фактически предполагает

и простую замену (невосстанавливаемые), и ремонт (восстанавливаемые процес-

соры).

Имеется ряд специфических факторов, определяющих эффективность

процессоров:

—

наращиваемость разрядности (длина слова процессора — 4, 8, 16, 24, 32, 64

двоичных разрядов);

— модифицируемость системы команд (например, с помощью перезагружае-

мой, хотя бы частично, управляющей, микропрограммной памяти);

—

буферизация и совмещение команд;

—

структура внутренних и внешних интерфейсов (индивидуальная - радиаль-

ная система связей, магистральная-шинная, смешанная);

—

совмещение процессор – подсистема ввода-вывода.

Вопрос о буферизации (например, команд) далее будет рассмотрен особо

(п. 2.4.2.). Речь идет фактически об эффектах СОЗУ (сверхоперативных ЗУ):

—

повышение быстродействия (τ

бф

<< τ

ОпП

);

—

снижение степени конфликтности запросов к оперативной памяти со сторо-

ны ее абонентов;

—

эффект цикличности;

—

эффект автоматической реализации вложенности (например, программ-

подпрограмм).

На рис. 2.8 условно показаны эти эффекты (в частном случае СОЗУ может

быть простой буфер, очередь, FIFO — first input — first output).

Если буфер команд полностью охватывает тело цикла, то обращение процессо-

ра к оперативной памяти за командами может длительное время вообще не проис-

ходить — всё есть в буфере. Кроме того

, ненужная далее информация в СОЗУ не-

которых (не всех!) типов автоматически удаляется — присутствуют все 4 эффекта.

Команда в регистр команд (РгКм) процессора (Пц) попадает только через бу-

фер команд (БфКм). Именно так обстоит дело в микропроцессорах типа Pentium,

где есть специальный кэш команд (первого уровня, L1).

Особый случай буферизации и совмещения команд связан

с появлением

в последовательности команд команды условного перехода (УП). Возможны

и реализуются на практике 3 варианта «выхода из положения»:

—

полная разгрузка СОЗУ (он фактически играет роль своеобразного конвейе-

ра команд);

—

реализация команд одной, более предпочтительной (прогнозируемой) ветви

(риск и только частичное исполнение команд);

—

реализация команд обеих ветвей (опять-таки исполнение может быть только

частичным).

Рис. 2.8. Буферизация команд в процессоре

2.3. Арифметическо-логические устройства

2.3.1. Классы операций (команд), реализуемых в процессоре

Существует множество классификаций команд [9]. Однако любую из этих

классификаций можно отобразить на предлагаемую, содержащую 5 классов ко-

манд:

—

арифметические, логические и специально-арифметические (класс АЛСА);

—

посылочные (П);

—

перехода (управления);

—

вводо-выводные (ВВ);

—

системные.

К разряду специально-арифметических могут быть отнесены команды сдвига,

перевода из десятичной системы счисления в двоичную и наоборот, извлечения

квадратного корня, редактирования по шаблону и т.п.

Арифметическо-логические устройства (АЛУ) можно классифицировать. На-

пример, так:

—

используемая система счисления (двоичные АЛУ, двоично-десятичные

и т. д.);