Ершов С.С. Архитектура и организация ЭВМ

Подождите немного. Документ загружается.

кацию языков программирования — там тоже есть проблемно- и процедурно-

ориентированные языки.

Классификация по быстродействию в большой степени условна. Фактически

здесь указывается не качественная, а количественная оценка, кстати — очень бы-

стро меняющаяся. Все-таки принято говорить о сверхбольших, больших, средних

и малых ЭВМ. Это могут быть, в частности, модели ЭВМ в одном

семействе.

По способу функциональной организации можно выделить ЭВМ:

— управляемые контроллерами (т.е. имеющие обычное ЦУУ — цен-

тральное устройство управления — и местные УУ);

— управляемые потоками данных;

— управляемые потоками запросов.

В последних двух классах осуществляется автоматическое распараллелива-

ние вычислительного процесса.

По способу структурной организации различают одно- и многопроцессорные

ЭВМ. Последние, в свою очередь бывают однородные и неоднородные (процессо-

ры

неодинаковые).

Объединяя два последних классификационных признака, можно прийти, фак-

тически, к классификации структур вычислительных систем (классификация

Флинна):

— SISD (ОКОД);

— SIMD (ОКМД);

— MISD (МКОД);

— MIMD (MКМД).

Здесь представлены 4 возможные комбинации признаков single (S; O — оди-

ночный) и multiple (М; М — множественный) для потоков команд-инструкций (I,

instruction; К — команда) и данных (D, data; Д — данные). В последних трех слу-

чаях требуется

параллельная работа (М, multiple).

В [17] приводится многоступенчатая классификация ЭВМ:

— SISD;

— параллельные процессоры (SIMD);

— прочие SIMD;

— системы с операционным конвейером (MISD);

— мультипроцессорные системы.

В последнем классе указываются так называемые транспьютеры. Это факти-

чески узлы в однородных вычислительных средах (рис. 1.23). Главное назначение

транспьютеров (транслятор + компьютер) — обеспечение ввода-вывода, т.е. связи

с соседними узлами среды. Сокращения

на рис. 1.23:

ОпУ — операционное устройство (процессор);

П — память (оперативная);

КВВ — канал ввода-вывода.

Рис. 1.23. Транспьютер

Машины, управляемые потоками данных (ПД) и управляемые потоками запро-

сов (ПЗ), имеют сходную организацию и взаимосвязаны: в машинах класса ПЗ по-

токи данных также действуют (рис. 1.24).

Рис. 1.24. Потоки данных и запросов

В схеме рис. 1.24 А, B, C, H, I — команды, D, E, F, G, K, L, J — операнды.

Управление потоками данных означает, что, например, команды С и Н могут

быть выполнены параллельно — при условии готовности их операндов (D, E и F, I,

G).

Управление потоками запросов (в дополнение к управлению потоками дан-

ных) позволяет инициировать команды досрочно, т.е. выбрать их

из оперативной

(случай вещественных корней).

памяти, декодировать коды операций, обработать адреса. Остается ожидать только

готовности всех операндов.

В качестве примера предлагается схема решения квадратного уравнения (рис.

1.25):

ac4bb

,0cbxax

2,1

≥

−±−

=++

910

–+

–

↑

4ac

–b

Рис. 1.25. Решение квадратного уравнения

В схеме рис. 1.25 выделены так называемые командные ячейки, в количестве

11. При наличии соответствующей аппаратной (микропрограммной) поддержки

можно на шаге 1 организовать параллельное выполнение действий 0,1,4,6. На ша-

гах 2,3,4 параллелизм в схеме отсутствует. Здесь реализуются действия командных

ячеек соответственно 2,3,5. На шаге 5 параллельно выполняются действия 7 и 8,

на шаге 6 — действия 9 и 10. Таким образом, всего требуется 6

шагов вместо 11

при последовательном выполнении. Относительный коэффициент эффективности

распараллеливания вычислительного процесса.

.2≈6/11=η

Каждая командная ячейка (рис. 1.26) представляет собой последовательность

нескольких слов, где в первом указывается код выполняемой операции (КОп) и

адресаты — приемники результата операции с указанием номера следующей ко-

мандной ячейки и позиции операнда. В следующих словах указывают признаки

готовности (ГТ) и значение операнда, если он готов. Если же операнд не готов

(

ГТ=0), на его месте указывается номер командной ячейки-источника.

Представление исходного состояния — на рис. 1.27 (командные ячейки 0,1,3

и 10).

КОп Куда Куда

ГТ Операнд 1 Откуда

ГТ Операнд 2 Откуда

… . . .

Рис. 1.26. Командная ячейка

Командные ячейки должны взаимодействовать в соответствии со схемой, по-

добно показанной на рис. 1.25.

Способы организации связи между командными ячейками:

— через специализированные коммутаторы;

— с использованием универсального коммутатора (матрица перекрестной

коммутации, МПК);

— пакетная связь через сеть (сети).

Случай МПК — самый затратный. Реальные ЭВМ, осуществляющие управле-

ние потоками

данных или потоками запросов, используют сетевой способ связи

(рис. 1.28).

В схеме ЭВМ на рис. 1.28 используются 4 сети:

— адресная (A_NET);

— данных (D_NET);

— управления (C_NET);

— памяти (M_NET).

Другие сокращения на рис. 1.28: Оп Блоки — операционные блоки; БПР —

блок принятия решений; КмЯч (актив.) — командные ячейки (активные); КмП —

память командных ячеек.

Очевидно, эффект распараллеливания вычислительного процесса определяет-

ся, в частности, количеством операционных блоков.

Сам алгоритм взаимодействия устройств в схеме рис. 1.28 представляется дос-

таточно специальным и, конечно, непростым.

0 * 2:2 — — … ac

1 a

1 c

1 ↑ 3:2 — — … b

1 b

1 2

. . .

3 — 5:2 — — … D

ГТ (1) b

ГТ (2) 4ac

. . .

Вых

— — … x

ГТ (8)

ГТ (6)

Рис. 1.27. Исходное состояние для схемы решения квадратного уравнения

Рис. 1.28. Сетевая связь между командными ячейками

2. ПРОЦЕССОРЫ

2.1. Обобщенная структура процессора

Процессор [2, 13-15, 17, 18, 23, 29] относится к первому классу устройств ЭВМ

в классификации акад. В.М. Глушкова:

—

операционные устройства;

—

запоминающие устройства;

—

устройства ввода-вывода.

В структуре процессора (рис. 2.1) можно выделить три компоненты:

—

арифметическо-логическое устройство (АЛУ);

—

центральное устройство управления (ЦУУ);

—

внутренняя память (ВнтП).

Рис. 2.1. Структура процессора

Сокращения на рис. 2.1: СОЗУ — сверхоперативное запоминающее устройст-

во; ИФ «Пц-ЦПУ» — интерфейс «Процессор — Центральный пульт управления»;

ИФ ОпП — Интерфейс оперативной памяти; ИФ «Пц-КВВ» — интерфейс «Про-

цессор — Каналы ввода-вывода».

Центральное устройство управления (ЦУУ) имеет обычно ярко выраженную

блочную архитектуру. В его составе могут быть:

—

блок управления памятью (БУП);

—

блок управления каналами (БУК);

—

блок прерываний (БП);

—

блок защиты памяти (БЗП);

—

блок синхронизации (БС);

—

блок таймирования (БТ);

—

блок внешних связей (БВС, комплексирование ЭВМ на уровне процессо-

ров);

—

…

Место каналов ВВ (КВВ) сейчас занимает подсистема ввода-вывода.

Функции процессора:

—

обеспечение выполнения каждой отдельной команды из системы команд

ЭВМ;

—

обеспечение последовательного выполнения команд в соответствии

с программой (продвижение адреса команды и т.п.);

—

обеспечение специальных режимов работы процессора (прерывания, защи-

та памяти, мультипрограммирование, мультипроцессирование, …).

Из трех возможных уровней реализации алгоритмов в машине на долю про-

цессора остаются два:

—

аппаратный;

—

микропрограммный.

Программный уровень действителен для машины в целом.

Временные фазы командного цикла процессора:

—

выборка команды (IF — instruction fetch), декодирование кода операции

(D —

decoding);

—

обработка адресов операндов (OA — operand address);

—

выборка операндов (OF — operand fetch);

—

выполнение операции (EX — execution);

—

запись результата в оперативную память (S — store);

— определение адреса следующей команды (работа — продвижение про-

граммного счетчика PC, указателя инструкций IP и т.п.).

Здесь надо отметить, практически во всех этих фазах ЦУУ занято. АЛУ занято

фактически только в фазе EX и, возможно, еще в фазе ОА. Однако последнее, как

далее будет показано, нежелательно, поскольку не

способствует повышению эф-

фективности совмещения команд (п. 2.4.2).

Последняя, шестая фаза тоже может быть исключена из командного цикла.

Точнее, ее функции переносятся в фазу IF — продвижение адреса команды сразу

после ее выборки, поскольку информация о длине команды будет получена. Этот

первичный адрес команды может быть радикально изменен в фазе EX, если речь

идет о

безусловном или результативном условном переходе (БП, УП). Кстати,

в этом случае работает уже не АЛУ, а ЦУУ.

Таким образом, получается 5 основных фаз в составе командного цикла про-

цессора.

В старых машинах ЕС ЭВМ говорили всего о двух фазах:

—

выборка команды;

—

выполнение команды.

Очевидно, имелись в виду крупные фазы.

С точки зрения однородности структуры процессоры бывают:

—

структурно-однородные;

—

структурно-неоднородные;

— структурно-однородно-неоднородные (смешанной однородности).

Фактически (рис. 2.2) речь идет о физическом или только логическом (функ-

циональном) существовании (выделении) в составе АЛУ и ЦУУ как операцион-

ных устройств (ОпУ) обоих автоматов — операционного (ОпА) и управляющего

(УпрА).

В процессорах структурно-однородно-неоднородных объединяются только

управляющие автоматы. При этом общий управляющий автомат оказывается

П-типа, т.е. с программируемой логикой.

Поскольку и АЛУ, и ЦУУ представляют собою, по сути, операционные уст-

ройства, имеет смысл кратко рассмотреть функции, типы

и параметры их основ-

ных компонент — операционных и управляющих автоматов.

Рис. 2.2. Структурно-неоднородный (а) и структурно-однородный (б) процессоры

Функция операционного автомата (ОпА) обобщённо задается тройкой мно-

жеств слов (S), микроопераций (Y) и логических условий (Х):

).X,Y,S(=

ОпА

По типам различают ОпА:

—

с канонической структурой (К-автоматы);

—

с закрепленными (индивидуальными) микрооперациями (I-автоматы);

—

с обобществленными (общими) микрооперациями (М-автоматы);

—

автоматы смешанного типа (IM-автоматы).

В автоматах с канонической структурой для вычисления одного и того же зна-

чения, например А (в разных тактах, очевидно):

,2Y+2X=:A

,1Y+1X=:A

используются два сумматора (с циклическим переносом). Хотя ясно, что можно

обойтись и одним сумматором — тогда это будет I-автомат.

В I-автомате для каждой из множества микроопераций, указанных в одной

операторной вершине графа микропрограммы (ГМП), т.е. совместимых микро-

операций, выделяется отдельный операционный элемент. В отличие от М-

автомата, где операционный элемент — единственный (но универсальный). В М-

автоматах можно в одном такте выполнить всего одну микрооперацию, в то время,

как в

I-автомате никаких ограничений нет.

Совместимость микроопераций вообще бывает трех видов:

—

алгоритмическая;

—

функциональная;

—

структурная.

Алгоритмическая совместимость означает пустое пересечение левых и пра-

вых частей операторов присваивания, соответствующих микрооперациям. На-

пример, микрооперации

,DB:A

,CA:X

несовместимы алгоритмически — по-другому: операторы нельзя переставить

местами.

Функциональная совместимость требует только пустого пересечения левых

частей, т.е. функционально несовместимы микрооперации:

.DB:}5:1{X

,CA:X

Если же левые части не пересекаются, а пересечение есть только «левые-

правые» (как в предыдущей паре микроопераций), то такие микрооперации могут

быть выполнены совместно. Достаточно переключить левые части строго одно-

временно, например — по заднему фронту синхроимпульса. Иначе говоря, функ-

циональная совместимость включает ("объемлет") алгоритмическую совмести-

мость, как частное:

⊆

Здесь условно использован символ "

⊆ " (является подмножеством).

Наконец структурная совместимость — это совместимость "в конечной ин-

станции". Это "физическая" совместимость — в одном такте можно совместно

выполнить столько микроопераций, сколько есть для этого отдельных устройств.

Если, например, в операторной вершине ГМП указано 10 микроопераций,

а устройств имеется всего 5, ясно, что одним тактом не обойтись. Придется ГМП

модифицировать, разбив

эту операторную вершину минимум на две.