Цуркин А.П., Мосолов Д.Н. Учебное пособие по курсу электротехники и электроники

Подождите немного. Документ загружается.

181

Параллельный статический регистр.

Схема параллельного статического регистра представлена на рис 15-11.

Рис. 15-11. Схема параллельного статического регистра.

Условное обозначение параллельного статического регистра:

Запись и хранение в параллельном статическом регистре .

Начальное состояние

или ввод равняется «0», т.е. ввод отсутствует. На входах RS

триггеры устанавливаются «1». Далее на х

=0, на х

=1, а при состоянии

(запись и

чистка) = 1 переключает логический элемент и на входе RS триггера T

появляется 0, а

=1. (Смотри работу RS триггера). На входе T

остается 1 и соответственно на выходе T

=0.

Описанную работу регистра – это запись информации в регистр и ее хранение.

Считывание (рисунок 15-11).

На выходах у

и у

, работающих в режиме хранения устанавливаются 0 при

=1, на у

=1,

на у

=0. Это и есть процесс считывания информации.

Параллельный регистр построенный на “n” триггерах (рисунок 4-12).

В исходное состояние (нулевое) на все n-триггеров необходимо подать TR=1 (TR

подсоединяется ко всем RS триггерам к R см. предыдущую схему) запись и чистка.

Чтобы запомнить число х

значение всех всех его n разрядов подаются на входы х

Подача сигнала Т

пр

(прямой)(это тактовый импульс). С числом х

(х

, х

, … , х

), которое

хранится в регистре, могут выполняться поразрядные сложение числа, умножение и т.д.

Когда подаются сигналы Т

пр

следующие, триггеры, хранящие значение «1» в разрядах числа

182

, сохраняют своё состояние каким бы ни было значение одноименного разряда х

, а

хранившие «0» либо сохраняют его(если значение одноименного разряда х

=0), либо

переключаются в «1», если в разряде числа х

есть «1».

Рис. 15-12. Схема параллельного регистра, построенный на “n” триггерах.

Ввод:

xQ 

1

iRпр

xTT 

Вывод:

221

2121

111

*01*

)"0"(0*00*

)(1*1*

)(*10*

xxx

установкаxx

xxxx

хранениеxxx

TQTQy

вобр

првх





















Последовательные сдвигающие регистра(RG



)

В таких регистрах ввод-вывод регистрируемого кода производится последовательно разряд

за разрядом со сдвигами (передачей) состояния предыдущего триггера последующему.

1 – вправо

0 – влево

Сдвиг вправо на 1 разряд соответствует операции деления на 2, а сдвиг влево на 1 разряд

соответствует операции умножения.

i-1

i+1

183

Последовательный регистр, построенный на D-триггерах(рис 15-13).

Рис. 15-13. Последовательный регистр, построенный на “D” триггерах А) и его временная диаграмма Б).

Условное обозначение последовательного регистра на D-триггерах:

По приходу тактового импульса «С» первый D-триггер записывает код «х» («0» или «1»),

находящийся в этот момент на его D-входе, а каждый следующий D-триггер переключается

в состояние, в котором до этого находился предыдущий. Таким образом записываемый

сигнал проходит со входа D-триггера к выходу “Q” с задержкой, имеющий длительность

большую, чем передний фронт тактового импульса. В этот момент и происходит запись

информации. Каждый тактовый импульс последовательно сдвигает код числа в регистре на

один разряд. Для записи «n»-разрядного кода необходимо «n» тактовых импульсов.

Расшифровка временной диаграммы.

Допустим записано 4-х знаковое число (1011) в соответствующие разряды регистра

=1, Q

=1. Эта запись закончится после прихода 4-го тактового импульса. До

следующего тактового импульса данное число хранится в регистре. Если необходимо

получить хранимую информацию в последовательном коде, то ее снимают с Q

в момент

прихода следующих 4-х тактов (5-8). Это и есть режим последовательного считывания. При

каскадном последовательном соединении регистров увеличивается информационная

емкость, которая характеризуется количеством разрядов в регистре.

Счетчики импульсов (CT

1) Общие сведения.

184

Счетчик – это устройство у которого на входе есть последовательность импульсов,

которые счетчик преобразует в цифровой код.

Счетчики – это конечные автоматы, внутреннее состояние которых определяется только

количеством сигнала «1» пришедших на вход. Сигнал «0» не изменяет их внутреннего

состояния.

Счетчики по направлению счета делятся на:

- Суммирующие;

- Вычитающие;

- Реверсивные;

Начальное состояние для суммирующих счетчиков «0», т.е. все обнулено. При поступлении

одного импульса все увеличивается на 1 и т.д.

Для вычитающих счетчиков во всех разрядах не «0», а «1».Начальные состояния

реверсивных счетчиков представляется различными комбинациями. Для построения

счетчиков используются в основном Т-триггеры и JK-триггеры.

Параметры счетчиков:

1) М

сr

) – модуль счета, т.е. количество импульсов которое может быть сосчитано

счетчиком;

2) Быстродействие Т

– максимальная частота следования импульсов;

3) Количество триггеров, необходимых для работы счетчиков рассчитывают по

формуле:

log

При М

сr

= 2, N=1;

При М

сr

= 10, N



При М

сr

= 2

, N=n;

Условное обозначение счетчика:

Счетчики в зависимости от М

сr

делятся на :

 двоичные

 десятичные

 и т.д.

В зависимости от использования триггеров счетчики разделяются на:

 синхронные

 асинхронные.

Асинхронные последовательный двоичный счетчик с

последовательным переносом(рис 15-14).

185

Рис. 15-14. Схема асинхронного последовательного счетчика в последовательными

переносами(АПДСПП) – А), и его временная диаграмма Б).

Синхронный параллельный двоичный счетчик (СТ

Такой счетчик обладает высоким быстродействием, т.к. тактовые импульсы одновременно

поступают на входы всех триггеров счетчика. На схеме рис 15-15 показано, что

, Т

– … счетные входы, а Q

, Q

– прямые выхода.

Вначале на R подается «1» и устанавливается «0» на всех выходах. На замкнутых через &

между собой входы T и Р

поступают счетные импульсы.

Первый импульс пройдет на вход первого триггера и опрокинув триггер D

единичное состояние подготовит для передачи второго импульса на счетный вход D

Прохождение всех следующих импульсов дано на диаграмме(рис 15-16) и выполняются

элементами D

, D

186

Рис. 15-15. Схема параллельного двойного счетчика (ПДС).

Рис. 15-16. Временная диаграмма ПДС.

Цифроаналоговые преобразователи (ЦАП).

Цифроаналоговые преобразователи предназначаются для преобразования

цифровых сигналов в аналоговые. Следует заметить, что при этом каждому

значению цифрового сигнала в двоичной системе соответствует его аналоговое

значение, выраженное в единицах напряжения.

Для реализации ЦАП можно использовать дешифратор . Если на

дешифратор подавать стабилизированное напряжение, то на выходе

дешифратора, который отображает уровень логической единицы, напряжение

187

должно быть одинаковым на всех десятичных выходах. Все выходные

напряжения можно просуммировать и тогда на выходе получают постоянное

напряжение, значение которого будет соответствовать значению аналогового

сигнала.

Схема простейшего преобразователя (ЦАП) показана на рис 15-17,

который преобразовывает четыпехдиапазонный код (х

, х

) в

напряжение. Если в соответствующий разряд поступает логическая единица, то

ключ при этом должен быть замкнут.

Рис. 15-17. Схема ЦАП.

В связи с тем, что входное сопротивление ЦАП подбирается очень малым,

то устройство имеет потенциал равный нулю. При этом ток, формируемый в к-

том разряде равен:

k 1

2)(



(хк – двоичный разряд кода).

Если умножить сумму разрядных токов на (-R

ос

), то выходное напряжение

(аналоговый сигнал) составляет:

U = -E (R

ос

/ R)*N,

где









Следует заметить, что устройство ОУ (рис 4-17) называется

преобразователем токa в напряжение. Такой преобразователь имеет

практически нулевое входное сопротивление и формирует напряжение на

выходе пропорционально входному току

U=-R* I

вх

188

Аналого-цифровые преобразователи (АЦП).

Аналого-цифровые преобразователи предназначены для преобразования аналоговых

сигналов в цифровые. Результатом такого преобразования является то, что непрерывное

мгновенное значение напряжения сигнала заменяется дискретным значением эталонного

напряжения (квантование сигнала по уровню). На входе АЦП обычно включают ОУ,

который доводят уровень входного сигнала до необходимого значения и устройство

выборки-хранения, производящие дискретизацию аналогового сигнала, запоминает его

значение в момент отсчета (рис 15-18).

Рис.15-18. Схема АЦП.

Конденсатор С с помощью ключа (Кл) подключается к U

вх

на очень короткое время и

заряжается до значения напряжения входного сигнала в данный момент времени. Затем

конденсатор С подключается к ОУ, который исполнен по схеме повторителя (К

оу

=1,

вх

10

). В результате напряжение на конденсаторе не изменяется и тем самым

«запоминает» значение сигнала в момент отсчета, выполняя операцию дискретизацию

непрерывных сигналов.

Запоминающие устройства (ЗУ).

В вычислительных устройствах, которые предназначены для хранения, записи и

считывания информации применяют запоминающие устройства.

Классификация ЗУ.

1. Оперативные запоминающие устройства (ОЗУ или RAM-Random access memory) эти

устройства служат для записи и чтения информации в любом месте памяти.

2. Постоянные запоминающие устройства (ПЗУ или ROM-Ready only memory) эти

устройства служат для считывания ранее записанной информации.

3. Перепрограммируемые (репрограммируемые) запоминающие устройства (РПЗУ). Эти

устройства служат для однократного и многократного изменения информации в ПЗУ.

ЗУ, которые программируются пользователем называются ППЗУ или PROM-

programmable read-only memory).

ОЗУ – это простейшие ячейки памяти, построенных на биполярных транзисторных

структурах, в которых используется для запоминания электроёмкость p-n перехода.

Изменяющийся электрический заряд ёмкости соответствует логическому нулю или единице.

Такие ЗУ ненадёжны в работе вследствие рассасывания заряда токами утечки. На практике

широко применяются статические ОЗУ, в которых запоминающаяся ячейка выполнена на

триггере, схема которого выполняется либо на биполярных транзисторах, либо на полевых

транзисторах. Примером статического ОЗУ может быть параллельный регистр, но

применяется он только для создания ОЗУ малой ёмкости.

В статических ОЗУ записанная информация постоянно сохраняется и не разрушается

при её считывании.

Динамические ОЗУ. Элементом памяти может быть электроёмкость (например

электроёмкость полупроводниковых устройств), что требует постоянного восстановления

записанной информации в процессе её хранения. Эти ОЗУ имеют большой объём памяти, но

технически более сложны в управлении. В динамических ОЗУ считывание информации

сопровождается её разрушением.

Рассмотрим схему ячейки памяти ОЗУ на многоэмиттерных транзисторах (рис. 15-

19), которая является частью матрицы памяти.

189

Рис. 15-19. Схема ячейки памяти на многоэмиттерных транзисторах, 4,3-разрядные

сигналы, 1,2-адресные шины.

Вторые эмиттеры присоединяются к шинам питания(2(1) и 2), а первые с разрядными

шинами 3 и 4, которые используются для записи и считывания информации. Коллекторы

VT2 и VT1 соединены через R2 и R1 к адресной шине 1.

При режиме хранения на разрядной шине 2(1) устанавливается U хранения(хранения). При

одном устойчивом состоянии VT2 открыт, а VT1 закрыт, а в другом устойчивом состоянии -

наоборот.

Если происходит считывание информации , то U на шинах 2 и 2(1) повышается. Допустим

VT2 открыт, а VT1 закрыт, а ток в эмиттерах Э1 и Э2 равен 0 и U на шине 2(1) не

изменяется, а в эмиттере VT1 возникает ток считывания и напряжение на шине 2

повышается. На шинах 2 и 2(1) появится разность потенциалов, которая считывается

усилителем.

ПЗУ имеют также ячейки памяти, объединённые в матрицу, но только в каждой

ячейке не всегда записаны логические ноль и единица.

Чтобы получить ноль в необходимых ячейках памяти, необходимо закрыть доступ в

нужную ячейку. Если матрица реализована на диодах, то чтобы получить нули в нижних

диодах их пережигают в специальных устройствах.

Рассмотрим работы матрицы ПЗУ, (функциональная схема) изображённую на рис. 15-20.

Рис. 15-20. Функциональная схема ПЗУ.

190

Например с адреса на дешифратор адреса (на рисунке они не показаны) поступает

команда с адресом строки, где записана информация и дешифратор подаёт по команде

управления положительное напряжение, которое соответствует логической единицы будет

передаваться только в вертикальные проводники, где остались диоды. В тех же проводниках

(3 и 5), где отсутствуют диоды, действует логический ноль. Далее сигналы через усилители в

шину данных посылаются кодовые комбинация 11010.

Перепрограммируемые устройства имеют ячейки памяти выполненную на полевом

транзисторе с «плавающим» изолированным затвором. Обычно их называют ЛИЗМОП-

транзисторы и его схема представлена на рис. 15-21.

Рис. 15-21. Схема запоминающей ячейки.

Если на сток подаётся большое напряжение, то происходит обратимый лавинный

пробой диэлектрики и на «плавающий» затвор находится внутри диэлектрика SiO

, то ток

утечки незначителен и информация сохраняется довольно долго. Если подать необходимое

напряжение на затвор, то происходит исчезновение заряда (туннельный эффект) с

плавающего затвора и хранимая информация уничтожится. По описанному принципу

работает и флеш-память.

Тема 16. Источники вторичного питания. Генераторы.

Вторичные источники электрического питания необходимы для непосредственного

электрического питания электронных устройств и должны обеспечивать устройства

напряжением с заданными характеристиками. Эти источники питания получают

электрическую энергию от первичных источников (генераторов, аккумуляторов), т.к. питать

электронные устройства от первичных источников нельзя. Это связано с тем, что выходное

напряжение первичных источников не поддаётся регулировке и наблюдается их

недостаточная стабильность. Источники вторичного питания (ИВП) выполняются

отдельными блоками или могут входить в состав различных электронных устройств. ИВП

разделяется на две группы: 1. инверторные, которые превращают напряжение переменного

тока в постоянный ток с помощью выпрямителей и электронные генераторы, которые

превращают постоянное напряжение в переменное , для питания электродвигателя; 2.

конверторные, которые превращают одно напряжение в другое. (например, трансформатор).

Выпрямители - это устройство для преобразования переменного напряжения в постоянное.

Структурную схему источников электропитания можно представить в следующем порядке:

трансформатор, который соединяется с выпрямляющим устройством (ВУ)

(полупроводниковые приборы, обладающие односторонней проводимостью – диоды,

транзисторы, триггеры), далее ВУ соединяют с фильтрующим устройством (ФУ),которое

соединяют со стабилизатором напряжения (СН), и с СН уже снимают напряжение,

необходимое для питания электронных устройств. ФУ предназначено для ослабления

пульсаций выходного напряжения и в качестве такого устройства используют фильтры

нижних частот. СН в структурной схеме источников электропитания уменьшает влияние