Цуркин А.П., Мосолов Д.Н. Учебное пособие по курсу электротехники и электроники
Подождите немного. Документ загружается.
171
Таблица истинности полного одноразрядного сумматора.
Полный сумматор, построенный на двух полусумматорах.
Рис 15-3.Схема полного сумматора, построенного на 2х полусумматорах
Таблица истинности полного сумматора.
Pi
ai
bi
S
Pi+1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
Pi+1
ai
bi
S’
P’
Pi
Si
P’’2
0
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
0
1
1
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
1
0
1
1
0
1
0
0
1
0
0
0
0
0
1
1
0
172
Сумматор по модулю два.
Рис 15-4. Схема сумматора по модулю два.
Таблица истинности логической функции сумматора по модулю два.
X1
X2
Y
0
0
1
1
0
1
0
1
0
1
1
0
(единица в следующий разряд)
Умножители
Рассмотрим умножение двоичных чисел на конкретном примере:
Из примера видно, что умножение двоичных чисел выполняется достаточно просто, так как
умножение производится на «1» и «0». При этом множитель сдвигается каждый раз влево на
один разряд и затем они суммируются. Эту операцию можно реализовать с помощью
регистра сдвига и сумматора.
Шифраторы(СД).
Это комбинаторное цифровое устройство кодирования, преобразующие десятичные числа в
двоичную систему счисления.
173
Допустим на пульте находится 10 клавиш (от 0 до 9) и при нажатии одной из клавиш
подается единичный сигнал x0,x1,..,x9, а на входе появится двоичный код.
Следовательно необходим в данном случае преобразователь, имеющий 10 входов и 4
выхода.
На входе должна появится «1» при нажатии любой нечетной клавиши.
Для остальных цифр кодирование смотри логическую схему шифратора.
Логическая схема шифратора показана на рис 15-5.
Рис 15-5. Логическая схема шифратора.
Действие шифратора можно описать следующими логическими функциями:
174
Условное обозначение шифратора .
Таблица истинности шифратора
Y4
Y3
Y2
Y1
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
Дешифраторы
Дешифратор-это узел, преобразующий код, поступающий на его входы, в сигнал только на
одном из его выходов.
Дешифратор двоичного n-разрядного кода имеет -выходов в связи с тем, что каждому из
двух значений входного кода должен соответствовать единичный сигнал на одном из
выходов дешифратора.
175
Рассмотрим схему линейного дешифратора на три входы(рис 15-6)
Рис 15-6. Логическая схема дешифратора.
Таблица истинности для дешифратора сможет быть представлена такой же как для
дешифратора только наоборот.Распознавание дешифратора двоичных чисел состоит в том,
что в зависимости от номера набора, поступившего на его вход сигнал «1», появится на
одном определенном выходе (остальные выходы дадут «0»)
Таблица истинности для данного линейного дешифратора на 3 входа:
(полный дешифратор 3-х разрядных чисел)
№
набора
Входы
Выходы
X1
X2
X3
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
Рассмотрение данной схемы (рис 4-6) показывает, что каждая из функций представляет
конъюнкцию 3-х переменных и может быть реализована с помощью 3-х ходовых схем
логического элемента «И».
Следует заместитель, что бывают дешифраторы с синхронизирующим входом, при котором
дешифрация кода будет произведена во время подачи синхронимпулься, который поступает
на вход синхронизации(обычно обозначается «с»). Кроме того еще должен быть
управляющий единичный сигнал.
176
Условное обозначение 3-х линейно дешифратора.
Преобразование кодов.
Общие понятия:
Преобразователи кодов – это устройства для автоматического изменения по заданному
алгоритму для соответствия между входными и выходными кодами без изменения их
смыслового содержания.
1 тип:
Элементы входного кода соответствует элементу выходного кода.
Здесь эту роль выполняют последовательно-параллельные регистры. Такое устройство с
объектом по 2-х проводному каналу на выходе передатчика строит преобразование
параллельного кода в последовательный на выходе и наоборот.
2 тип:
Элементы выходного кода не соответствуют элементам входного.
В этом случае процесс происходит в 2 этапа:
1)сначала входного n-разрядный код преобразовывается в промежуточный дешифратор
2)промежуточный преобразуется в требуемый n-разрядный код шифратором.
Мультиплексоры(коммутаторы).
Мультиплексор (MUX) – это комбинационное цифровое устройство, которое осуществляет
коммутацию двоичного сигнала Х
n
с одного из n-входов на всего один выход. Процесс
происходит в присутствии С-синхронизируещего импульса, а номер входа «n",
подключаемого к выходу определяется сигналами А
0
, А
1
и т.д. на так называемых адресных
входах. (Адрес – это двоичная запись номера «n» коммутирующего входа).
Мультиплексор – это узел, осуществляющий преобразования параллельных цифровых
кодов в последовательные.
177
Рис 15-7. Логическая схема мультиплексора с синхронизации входом
Условное обозначение мультиплексора
Таблица истинности мультиплексора
A1
A0
C
Y
любые
0
1
1
1
1
0
x1
x2
x3
x4
0
0
1
1
0
1
0
1
Формула перехода мультиплексора для выхода y:
0 0 1 1 0 1 2 0 1 3 0 1
()y C x A A x A A x A A x A A
178
Рис.15-8. Логическая схема мультиплексора без синхронизирующего входа.
Действие мультиплексора без синхронизирующего входа можно описать следующей
логической функцией F
1
:
2
142
1
3
2
12
21
11
VVxVVxVVxVVxF
Таблица истинности:
i
V
2
V
1
X
1
X
2
X
3
X
4
F1
1
0
0
0
0
0
0
1
1
2
0
1
0
0
0
1
1
1
3
1
0
0
0
1
0
1
1
4
1
1
0
0
1
1
1
1
Демультиплексор
Демультиплексор или распределитель выполняет функцию обратную
мультиплексора, т.е. преобразует последовательный вход в параллельный. Он
осуществляет подключения входного сигнала на один из нескольких своих
выходов (каналов направления).
Для случая, когда n=4, демультиплексор в соответствии с сигналами на адресных
входах V
1
и V
2
передает двоичную информацию со входа на один их четырех выходов y
1
, y
2
,
179
y
3
, y
4
. В схеме даны описания логическими функциями перехода для каждого выхода.
Рис. 15-9. Логическая схема демультиплексора.
Схема сравнения или компаратор.
Цифровые компараторы применяются для выполнения сравнения двух чисел,
заданных в двоичном коде. Эти компараторы могут определять для двух двоичных чисел
«а» и «
в
» операции а=
в
, а>
в
, a<
в
. На рисунке 4-10 представлена схема одноразрядного
компаратора, который представляет собой логический элемент «исключающее ИЛИ-НЕ».
Работа схемы представлена таблицей истинности. Если, например, а>
в
обеспечивается для
четырехразрядного числа, в четырех случаях:
а
4
>
в
4
, а
4
=
в
4
и а
3
>
в
3
, или а
4
=
в
4
, а
3
=
в
3
и а
2
>
в
2
, или а
4
=
в
4
, а
3
=
в
3
и а
2
=
в
2
, а
1
>
в
1
. В
том случае если поменять местами а
i
и
в
i
то а<
в
.
Рис.15-10. Логическая схема одноразрядного компаратора.
180
Таблица истинности одноразрядного компаратора:
а
в
1
()y a â
)(
2
вay
3
()y a â
0
0
0
1
0
0
1
1
0
0
1
0
0
0
1
1
1
0
1
0
Регистры (узлы накапливающего типа)
Регистр (RG) – это устройство для приема, преобразования, хранения и выдачи по
команде информации. В качестве ячейки памяти используются RS, D или JK триггер,
которые могут хранить одноразрядные двоичные числа.
Для хранения n-разрядных чисел необходимо “n” триггеров.
Запись информации и считывание в триггере могут производится:
1) Параллельно, всеми разрядами одновременно, т.е. во все разряды одновременно
заносится один такт.
2) Последовательно, т.е. поочередно начиная со старшего или младшего разряда.
По способу ввода или вывода информации регистра различают:
1) Однофазного типа.
В этом случае операция производится только в прямом или только в обратном коде.
2) Парафазного типа.
Это когда запись и считывание производится как в прямом так и в обратном коде.
Регистры также разделяют на:
1) Асинхронные (функцию тактирующих сигналов производят управляющие сигналы)
2) Синхронные (управляющие сигнала стробируются тактирующими импульсами.
Стробирующий сигнал - это импульс, выделенный во времени)
Набор элементарных операций:
1) Установка – это запись в операционный элемент двоичного кода (установка «0» во
всех разрядах счетчика).
2) Передача – прием – перезапись кода числа из одного операционного элемента в
другой.
3) Сдвиг – это изменение положения разрядов кода относительно первоначального.
4) Преобразования – это адресная передача сигнала от многих источников к одному
потребителю.