Цуркин А.П., Мосолов Д.Н. Учебное пособие по курсу электротехники и электроники

Подождите немного. Документ загружается.

161

обеспечивает схеме два устойчивых состояния. Предположим, что на входах R и S действуют

уровни логического 0, не влияющие на состояние триггера. Примем для определенности, что

на прямом выходе триггера Q имеет место уровень логического 0. Этот сигнал совместно с

нулевым уровнем на входе S образуют на инверсном выходе

триггера уровень

логической 1. Уровень логической 1, в свою очередь, формирует совместно с 0,на входе R

на прямом выходе Q уровень логического 0. Это устойчивое состояние триггера называют

нулевым по уровню на прямом выходе.

162

Таюлица истинности асинхронного RS триггера (С).

рис. 14-20. Асинхронный RS триггер на двух логических элементах ИЛИ-НЕ , а

и его графические обозначения(б)

Переключают триггер в другое состояние тподачей на один из входов сигнала логической

1, при подаче на вход R уровня 1, а на вход S уровня 0 на инверсном выходе

устанавливается сигнал Q=0, который переводит триггер в состояние 1, соответствующее

Q = 1. Аналогично происходит переключение триггера и при подаче уровня логической

единицы на вход S.

Для RS-триггера существует запретная комбинация входных сигналов. Триггер теряет

свойства (его состояние становится неопределенным) при одновременной подаче на входы

R и S уровня логической 1. Если отпирающие импульсы действуют одновременно, то

триггер оказывается временно в симметричном состоянии, из которого он может выйти

равновероятно в любое из двух устойчивых состояний. Таким образом, результат

неоднозначный, что недопустимо.

В схеме рис. 14-21 элементы «ИЛИ — НЕ» могут быть заменены элементами «И — НЕ».

Свойства триггера при этом сохраняются, но управление им должно производиться

уровнями логического 0. Такой триггер можно рассматривать как RS-триггер с инверсными

входами. Более сложные триггеры D-, Т- и JK-типов выполняют на базе одного или двух

RS-триггеров с использованием в цепях управления элементов задержки или логических

переключающих схем. Наибольшее распространение получили триггеры с логическими

переключающими схемами в цепях управления, поскольку интегральное исполнение

элементов задержки затруднено.

вход

выход

Режим работы

хранение

Запись 1

Запись 0

запрещено

163

Таблица истинности асинхронного RS триггера.

рис. 14-21 Асинхронный RS триггер на двух логических элементах И-НЕ

(a )

и его графическое изображение(б)

RCS-триггер (синхронный)

Если необходимо, чтобы триггер реагировал на изменение входного сигнала только в

определённый интервал времени, то используют триггерные устройства с синхронизацией

(рис.14-22).

Это - триггеры RSC - типа. Они имеют дополнительный синхронизирующий вход С.

Если С = 0 , то при любых значениях R и S сигналы на входах RS-триггера логические "1" и

состояние RS-триггера не меняется.

Если C = 1,S=1,R = 0,TO формируется нулевой сигнал на выходе Э1 и RS-триггер

устанавливается в "1" (Q= 1,

=0).

Если С = 1, S = 0, R = 1 , то появляется "0" на выходе Э2 и RS-триггер устанавливается в

"0").

Значение входных сигналов S = 1,R=1,C=1 приводит к неопределенному состоянию

устройства. Следовательно, такое состояние схемы является запрещенным.

вход

выход

Режим работы

хранение

Запись 1

Запись 0

запрещено

164

Таблица истинности синхронного RS триггера.

Рис.14-22 Синхронный RCS-триггер (a) , графическое изображение(б) и таблица истинности(в)

D-триггер.

D-триггер построен на логических элементах «И-НЕ» и изображен на рис 14-23.

Рис 14-23. Логическая схема D-триггер

Составляющие

Запрещено

Сост. 1

Сост . 2

не меняется

в)

165

D-триггер- это триггер, который повторяет на своем выходе состояние входа. Из рис 3-23

видно, что D-триггер можно образовать из RS-триггеров, если на их входы одновременно

подавать инверсные сигналы. Информация в D-триггерах хранится за счет синхронизации и

в этой связи D-триггеры имеют информационный вход D и вход синхронизации С. В

описываемом триггере сигнал на входе передается на выход только по сигналу

синхронизации и этот триггер называется триггером с запоминанием информации (триггер

задержки).

Условное графическое обозначение D-триггера показано на рис 14-24.

Рис 14-24. D-триггер в интегральном исполнении.

Таблица истинности D-триггера.



1t

- логический уровень на этом выходе после подачи импульса синхронизации.

Т-триггер.

Т-триггер состоит из двух синхронных RS-триггеров M и N, которые имеют

синхронизирующие входы С и счетный вход Т и логический элемент НЕ (рис 14-25).

Рис 14-25. Т- триггер с синхронизирующим «С» входом в интегральном исполнении

166

Если , то на выходных триггера М будут такие же сигналы, а на входе S

триггера М появится 1, (на выходе R=0). При подаче сигнала «1» на Т автоматически

отключает триггер N от M и в то же время обеспечивает запись в него сигналов наS=1,

наR=1. При условии, что Т=0 обеспечивает отключение триггера М и запись сигналов с его

выходов проходит в триггер N, который переводится в состояние Q = 0,

= 1. И тем самым

переходит в состояние, противоположное предыдущему.

JK-триггер.

Это наиболее универсальный триггер, который строится на основе двухступенчатого RS-

триггера и двух логических элементов И-НЕ (рис 14-26).

Рис 14-26. Схема JK-триггера в интегральном исполнении.

При комбинации сигналов если J=1 и к=0, то при Q=0 получают на S(триггер М) единицу.

После подачи первого синхронизирующего импульса на С, триггер установится в состояние

Q=1.

При комбинации сигналов J=1 и k=0,то при Q=1 на S и R (триггера М) будут равны “0” и при

подаче синхронизирующего импульса на С, триггер не будет изменять своего состояния.

Таким же образом по отношению к состоянию Q=0 действует сигнал k=1 при j=0.

При комбинации сигналов J=K=1, то получают S=1 (триггер М) и R=0 (триггер М) при Q=0 и

S=0(триггер М) и R=0 (триггер М) при Q=1. Таким образом триггер переключается в

противоположное состояние при соответствующем фронте сигнала на С.

Условное графическое изображение JK-триггера показано на рис 14-27.

167

Рис 14-27. Условное графическое изображение JK-nhbuuthf/

Таблица истинности JK-триггера.

J(t)

K(t)

Q(t+1)

Примечание

Q(t)

RS- режим

Q(t)

Режим Т триггера

Таблица получения из JK-триггерa. RS, T, D-триггеров

()Q t jQ RQ

()Q t S RQ

()Q t TQ T Q

()Q t D

168

Тема 15. Комбинационные цифровые устройства.

Передача и хранение информации проводится с помощью знаков, под которыми

следует понимать совокупность признаков распознания какого-либо объекта или явления.

Сообщение – это последовательность знаков, которые содержат некоторую

информацию.

Аналоговый сигнал – это такой сигнал, который принимает произвольные значения в

любой момент времени

Импульсный сигнал – это такой сигнал, который в течение короткого промежутка

времени изменяется от другого постоянного значения (дискретные значения).

С помощью импульсных сигналов можно составить сообщение, которое отображает

дискретную или аналоговую информацию.

Кодирование информации – это представление сообщения в виде комбинаций из

числа исходных знаков, а кодированные сигналы называют цифровыми сигналами.

В вычислительной технике используется код с основанием два, например, цифры 0 и

1 в двоичной системе счисления. Символу 1 соответствует положительный импульс

напряжения, 0 – отрицательный или отсутствие импульса. В двоичных символах можно

закодировать и передать любую информацию.

К математическим основам цифровой техники относятся системы счисления (СС).

Системы счисления в зависимости от основания бывают: десятичные с основанием десять,

восьмеричные с основанием восемь, двоичные с основанием два и т.д.

В цифровых устройствах используют элементы, которые имеют два устойчивых

состояния и в этой связи двоичная система счисления чаще всего применяется для

представления и обработки информации.

Все системы счисления разделяются на позиционные и непозиционные. Большое

распространение для информационных систем получили позиционные системы счисления.

Позиционная система счисления - это система представления чисел, в которой

количественные значения каждой цифры, входящий в запись числа зависит от позиции в

ряду цифр, представляющих число. Позиционные системы счисления, в которых для всех

разрядов числа используется одинаковое основание, называются однородными. В

однородной позиционной системе счисления с основанием «к» положительное число М(к)

записывают в виде последовательности к-тых цифр:

...)(

1 





kakakakM

, где а – содержимое разряда; n- номер

разряда. Чтобы записать числа в различных системах счисления используются различные

цифры: в 2СС (0;1), в 8СС (0,1,2,3,4,5,6,7), в 16СС (0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F). Согласно

(1) приведём примеры записи целых чисел в различных системах счисления и перевода в

десятичную систему:

169

Сумматоры

Сумматоры выполняют следующие операции:

 сложение

 вычитание

 деление

 умножение

 вычисление тригонометрических функций

и т.д.

Различают последовательные и параллельные сумматоры.

Последовательные сумматоры производят суммирование разряд за разрядом.

Параллельные сумматоры производят суммирование по всем разрядам сразу.

В сумматоре предусматривается устройство, которое функционирует перенос в старший

разряд.

Рассмотрим схему полусумматора, представленного на рис 15-1.

Рис 15-1.Логическая схема полусумматора.

Этот полусумматор обеспечивает существование одноразрядных чисел при

=1.Значение младшего разряда сопровождается переходом в старший разряд.

Таблица истинности полусумматора

170

Полный одноразрядный сумматор

Полный одноразрядный сумматор складывает три одноразрядных двоичных числа

имеет два выхода (



)

Действие этого сумматора можно описать следующими логическими функциями:

()

i i i i i i i i i i i i i

S Pab Pab Pa b Pab



   

1i i i i i i i

P ab Pb Pa



  

Логическая схема полного одноразрядного сумматора представлена на рис 15-2.

Рис 15-2. Логическая схема полного одноразрядного сумматора.

Условное обозначение полного одноразрядного сумматора.