Цуркин А.П., Мосолов Д.Н. Учебное пособие по курсу электротехники и электроники
Подождите немного. Документ загружается.
151
152
Таблица истинности операции «И» имеет вид:
X1
X2
Y
0
0
0
0
1
0
1
0
0
1
1
1
Схема двухходового элемента «И» на биполярных транзисторах показана на рис 14-13.
Рис 14-13. Электронная схема, реализующая логический элемент «И».
Из схемы (рис 14-13) видно, что транзисторы VT1 и VT2 соединены последовательно и
электрический ток может протекать тогда, когда открыты оба транзистора. В том случае,
когда один из транзисторов будет закрыт, то на входе напряжение будет равно «0», что
соответствует таблице истинности. Этот логический элемент называется конъюктор.
Логический элемент «ИЛИ» (логическое сложение)
153
Обозначается
1 2 1 2
y x x x x
.
Таблица истинности операции «или» имеет вид:
X1
X2
Y
0
0
0
0
1
1
1
0
1
1
1
1
Схема двухходового логического элемента «ИЛИ» показаны на рис 14-14.
Рис 14-14. Электронная схема, реализующая логический элемент «ИЛИ».
154
Схема элемента «ИЛИ» выполнена на биполярных транзисторах (технология
транзисторно-транзисторной логики). Если на входы
1
BX
B
и
2
ВХ
В
не подается
напряжение, то TV1 и TV2 заперты и на
3
R
(на выходе) нет напряжения, и это
соответствует тому, что на выходе логический «0». Если на один вход или на оба входа
подается положительное напряжение (логическая «1»), то один или оба транзистора
открываются и на выходе появляется положительное напряжение, отображающее «1», что
соответствует таблице истинности. Этот логический элемент еще называют дизъюнкцией.
Логический элемент «И-НЕ»(отрицание умножения, штрих Шеффера)
Условное обозначение в схемах.
Таблица истинности операции “И-НЕ” имеет вид:
X1
X2
Y
0
0
1
0
1
1
1
0
1
1
1
0
155
Рассмотрим схему «И-НЕ» транзисторно-транзисторной логики (ТТЛ) (элемент Шеффера,
рис 14-15)
Рис 14-15. Электронная схема, реализующая логический элемент «И-НЕ» (выполнена в
ТТЛ).
Данная схема предназначен для работы от сигналов в виде напряжений, отрицательной
полярности в отрицательной логике. (рис 14-15)
При отсутствии сигналов на входах схемы,
1
VT
и
2
VT
заперты положительным смещением
б
Е
, тока нет и на выходе
квых
ЕU
(то есть «I»).Когда на входы одновременно будут
поданы
0
0U
( то есть «I») и
б
ЕU
0
, то V
1
T
и V
2
T
откроются и на выходе
0
вых
U
.Если
на ВхI подать «0», а на Вх2 –«1», то
1
VT
будет заперт, а
2
VT
открыт, тока в цепи нет и
квых
ЕU
(логическая «1»). Если на ВХ1 подать «1», а на ВХ2 – «0», то на выходе также
квых
ЕU
(логическая «1»)
Логический элемент «ИЛИ-НЕ»(отрицание сложения элемент
Пирса).
Условное обозначение в схемах (логического элемента «ИЛИ-НЕ»)
Таблица истинности логического элемента
«ИЛИ-НЕ» :
156
X1
X2
Y
0
0
1
0
1
0
1
0
0
1
1
0
Рассмотрим схему элемента «ИЛИ-НЕ» (рис 14-16) :
Рис 14-16. . Электронная схема, реализующая логический элемент «ИЛИ-НЕ».
Схема (рис 14-16) работает от сигналов в виде напряжений отрицательной полярности в
отрицательной логике. Схема выполнена на транзисторе и работает как логический элемент
"НЕ" с несколькими входами (не менее двух).
При отсутствии на входах сигналов транзистор заперт положительным смещением +ЕБ на
базе, тогда Iк=0 и Uвых = -Ек (т.е. "I"). Когда на любой из входов поступит сигнал UBX = Uo
(т.е. "I"), то транзистор отпирается и Uвых
0 (т.е. "О") и т.д. Здесь чаще всего используют
МОП-транзисторы, т.к. у них высокая степень интеграции и повышенная
помехоустойчивость.
Основываясь на законах алгебры логики можно любой логический элемент заменить
устройством, собранных только на двухходовых элементах И-НЕ.
1). Операция НЕ,
xy
,
)(
21
xxx
157
Таблица истинности операции «НЕ».
1
х
2
х
у
0
0
1
1
1
0
2). Операция И,
21211
)( xxxxyy
Таблица истинности операции «И».
Х1
Х2
И1
НЕ(у1)
И2
НЕ (у)
0
0
0
1
1
0
0
1
0
1
1
0
1
0
0
1
1
0
1
1
1
0
0
1
3). Операция «ИЛИ»,
2121
xxxxy
158
Таблица истинности операции «ИЛИ».
Х1
Х2
И1
И2
И1
И2
И3
У(или)
0
0
0
0
1
1
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
0
1
1
1
1
1
0
0
0
1
4). Операция сложения по модулю два (исключающее ИЛИ),
2121212121
xxxxxxxxxxy
Таблица истинности операции «исключающее ИЛИ».
Х1
Х2
И1
И2
И1
И2
И3
И4
И3
И4
И
НЕ(У)
0
0
0
0
1
1
0
0
1
1
1
0
0
1
0
1
1
0
0
1
1
0
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
1
1
1
0
0
0
0
1
1
1
0
Триггеры в интегральном исполнении.
Обычно триггеры выполняют в виде интегральных микросхем. Такие триггеры состоят из
логических элементов и блок-схема такого симметричного триггера со счетным входом
изображена на рис. 14-18
Он состоит из алогических элементов «ИЛИ» (цепь запуска) и «НЕ» (однокаскадные
усилители -инверторы), соединенных цепями перекрестной обратной связи.
Симметричный триггер работает следующим образом. Предположим, что на вход первого
инвертора HE1 сигнал не подан - «О». В этом случае на его выходе появится сигнал «1». Этот
сигнал, пройдя через логический элемент ИЛИ2, поступит на инвертор НЕ1. В результате на
выходе инвертора НЕ2 установится напряжение, соответствующее «О». Сигнал «О» поступит на
вход элемента ИЛИ1 а далее на вход инвертора HE1. Если учесть предположение, что входные
сигналы триггера равны «О» то триггер все время будет находится в устойчивом состоянии.
159
Это состояние изменится только тогда, когда на Bxl будет подан сигнал «1». Процесс перехода
триггера в новое устойчивое состояние произойдет аналогично описанному выше.
Рис. 14-18 Блок-схема и условное обозначение статического триггера.
Рис. 14-19. Схема для установочного запуска триггеров.
Симметричные триггеры, применяемые в ЭВМ, должны отвечать следующим требованиям:
1.Триггер должен сохранять устойчивое состояние в реальных условиях эксплуатации ЭВМ,
т.е.
при суммарном воздействии всех дестабилизирующих факторов и помеховых импульсов.
2.При каждом воздействии запускающего импульса триггер должен бесперебойно
срабатывать.
3.Триггер должен обладать заданной нагрузочной способностью, т.е. он должен нормально
рабо
тать на нагрузку, включаемую по мере необходимости на выход триггера.В логических
схемах ЭВМ, в устройствах памяти, регистрах, счетчиках, преобразователях кода и т.д.
160
применяются цепочки из рядов последовательно - соединенных триггеров. Часто возникает
необходимость возвратить всe триггеры данного ряда в исходное состояние, т.е.
осуществить «сброс» триггеров. Это обычно производится при помощи одновременной
подачи на входы всех триггеров данного ряда специального сбрасывающего (или
установочного) импульса. Для этой цели используется один общий источник импульсов,
работающий по схеме, приведенной на рис.3-19.
Резисторы R1, R2,..., Rn включаются для выравнивания токов во всех каналах запуска, диоды
VД1,... VДn применяются для разделения цепей установочного запуска.
В случае применения триггеров со счетным входом установочный импульс может
подаваться на коды триггеров после дифференцируемых емкостей.
Интегральная технология и использование методов алгебры логики позволили создать
большое число различных триггеров на базе логических элементов, различающихся
структурой цепей управления и режимами работы. Триггер состоит из цепей управления и
запоминающих устройств и имеет один, два (или более) входа и два выхода. Каждый из
входов имеет определенное функциональное назначение, которое отражается в обозначении
данного входа (R, S, К, D и т. д.). Цепи управления, в которые поступают входные
(информационные) сигналы, преобразуют их в сигналы для запоминания и считывания.
Запоминающие устройства состоят из двух плеч, в каждом из которых одновременно
хранятся сколь угодно долго два сигнала, один из которых соответствует логической 1,
другой — логическому 0. Выход триггера Q, с которого в исходном состоянии снимается
высокий потенциал, обычно называют прямым, другой — инверсным (обозначается
Q
).
Кроме симметричных триггеров в зависимости от выполняемых функций различают еще
триггеры с раздельный запуском (RS-триггер), синхронный (RCS- триггер), со счетным
запуском (Т-триггер), с элементами задержки или логическими переключающими схемами в
цепях управления (D-триггер), универсальные JK-триггеры), на базе которых могут быть
реализованы остальные типы триггеров.
По способу записи информации все триггеры подразделяют на асинхронные, в которых
информация записывается непосредственно при поступлении входного сигнала, и
тактируемые (синхронные), записывающие входную информацию только при поступлении
разрешающего тактового импульса.
Названия триггеров составляют из типов входов. Синхронные триггеры бывают со
статическими и динамическими входами. Динамическим называют такой вход, действие
поданных уровней сигналов, на который прекращается после соответствующего
переключения триггера. Рассмотрим примеры построения некоторых типов триггеров на базе
логических элементов либо «ИЛИ — НЕ», либо «И — НЕ»
.
RC-триггер.
Буквы R и S означают: R - раздельный вход установки в состояние О, S — раздельный вход
установки в состоянии 1.
Схема асинхронного RS триггера на двух логических элементах и его графическое
обозначение в
схемах показано нак
рисунке 3- 20. Триггер
имеет два прямых входа R
и S и два выхода: прямой
Q и инверсный
Q
.
Перекрестная
связь выхода каждого
элемента ИЛИ — НЕ со
входом другого