Кагиров Р.Р. Лекции по Организации ЭВМ

Подождите немного. Документ загружается.

Принципиальное устройство процессора.

Архитектуру ЭВМ в целом и главного процессора (Central Processor Unit

— CPU) впервые описал в 1946 г. американский ученый венгерского

происхождения Джон (Янош) фон Нейман, опиравшийся на исследования

Беркса, Моучли, Эккерта, Голдстайна и других ученых, работавших над

созданием первой ЭВМ. С тех пор принято считать, что современные

процессоры имеют логическую структуру «неймановского» типа:

* арифметико-логическое устройство (АЛУ);

» блок управления;

* блок памяти;

* устройства ввода-вывода.

Простейший компьютер

Самый элементарный компьютер, который только можно себе

представить, имеет всего два компонента: процессор и оперативную память,

связанные друг с другом группой проводников, которую называют системной

шиной.

Процессор имеет ячейки памяти, называемые регистрами. В них данные

могут храниться и меняться с огромной скоростью. Арифметико-логическое

устройство является главным элементом процессора, непосредственно

обрабатывающим данные. Данные поступают из регистров и возвращаются в

них по мере обработки.

Как известно, все современные микропроцессоры являются

синхронными. На спаде тактового импульса затворы регистров открываются,

чтобы разрешить запись данных и команд из памяти. Затем надлежащие данные

поступают по шине в АЛУ. Когда все выполнено, АЛУ приступает к работе.

После вычислений результаты передаются шине данных регистров. По фронту

следующего импульса они загружаются в регистры.

Таким образом, в каждом цикле есть сигнал, который переключает

определенные триггеры. Например, в регистры можно загружать данные лишь

по фронту импульса, а считывать только по спаду импульса (загрузка в это

время блокируется). Именно поэтому АЛУ может в течение одного цикла и

считать, и записать данные в регистр.

Как данные, так и команды для их обработки процессор получает из ячеек

оперативной памяти по системной шине. В составе системной шины

различают: шину данных, адресную шину, шину управления. По шине данных

в регистры процессора копируются данные из ячеек памяти. По адресной шине

процессор выбирает, начиная с какой именно ячейки он должен получить

данные. 32-разрядный процессор способен избирательно подключиться к

любой из 232 ячеек оперативной памяти. По шине управления процессор

получает из оперативной памяти команды для обработки данных.

Во время работы компьютера данные и программы хранятся в разных

областях оперативной памяти. За тем, по каким адресам хранятся исполняемые

команды, процессор следит сам с помощью специального регистра,

отсчитывающего команды. Указания, из каких адресов брать данные,

процессор получает от программ.

Процессор и память образуют элементарный микрокомпьютер

Кэш-память

Внутри процессора все операции происходят в десятки раз быстрее, чем

при обмене данными с оперативной памятью. Это означает, что чем реже

процессор обращается к памяти за данными и командами, тем быстрее он

способен работать. Чтобы сократить количество обращений, в ядро процессора

встраивают сравнительно небольшой блок сверхоперативной памяти,

способной работать на частоте ядра. Этот блок памяти называют кэш-памятью.

При обращении к ячейкам оперативной памяти процессор получает не

только те данные, которые он запросил для загрузки в регистры, но и еще что-

то «с запасом». Этот запас записывается в кэш-память. Если запасенные данные

потребуются в следующем цикле, процессор заберет их из кэш-памяти. Если же

потребуются иные данные, процессор обратится к оперативной памяти, и

содержимое кэша обновится.

Основные недостатки кэш-памяти — высокая стоимость и большое число

транзисторов, расходуемых на организацию ячеек. Поэтому кэшпамять не

делают слишком большой. Как правило, современные процессоры имеют два

блока внутренней кэш-памяти. Первый блок (кэш-память первого уровня, Ы)

обычно разделен на кэш данных и кэш инструкций. Второй блок (кэш-память

второго уровня, L2) служит только для хранения данных. В некоторых моделях

процессоров (например, Pentium 4 Extreme Edition) используют кэш-память

третьего уровня.

На организацию одной ячейки кэш-памяти обычно расходуется шесть

транзисторов (архитектура 6Т). Поэтому при общем объеме кэша 512-1024

Кбайт его транзисторы составляют до 90% от общего числа транзисторов в ядре

процессора. При высоких частотах работы процессора тепловая мощность,

развиваемая быстро переключающимися транзисторами, нередко превышает

100Вт. Таким образом, увеличение объема кэш-памяти на определенном этапе

ограничивает рост производительности процессора, препятствуя наращиванию

рабочей частоты.

Процессорный разъем

Зачем процессорному разъему сотни контактов? Почему рост

производительности процессоров сопровождается увеличением количества их

выводов, число которых приближается к тысяче (Socket 939)? Для ответа на эти

вопросы разберемся с назначением магистралей системной шины, которая

подключается к процессорному разъему.

Шина данных

Чем больше разрядность данных, тем выше производительность

компьютера. Для передачи данных в современных процессорах используют

отдельную магистраль — шину данных. Это параллельная шина, то есть

каждый разряд данных передается по отдельной линии. Чем выше разрядность

шины, тем больше линий. Шина данных в процессоре i286 была 16-разрядной,

в процессоре г386 разрядность шины данных увеличена до 32. Начиная с

процессора Pentium и до нынешнего Pentium 4 используется 64-разрядная шина,

хотя исполнительные устройства ядра остаются при этом 32-разрядными. В

итоге число выводов современного процессора для подключения шины данных

увеличилось вчетверо по сравнению с i286.

Шина адреса

Вторая группа сигналов, используемых процессором — адресная. Адреса

описывают номера ячеек памяти, в которых хранятся данные. Чем выше

разрядность адресной шины, тем большее число ячеек памяти можно

использовать для хранения данных, тем больше адресуемая память

вычислительной системы.

Шина адреса в процессоре i286 была 24-разрядной, что позволяло

адресовать 16 Мбайт физической памяти. г386, i486 и Pentium имели адресную

шину шириной 32 бит и адресовали 4 Гбайт физической памяти. Шина адреса

также является параллельной, то есть увеличение ее разрядности влечет

увеличение числа адресных выводов процессора. Так, в процессоре Pentium III

адресная шина насчитывает 36 разрядов, что позволило расширить адресуемую

память до 64 Гбайт, а на разъеме прибавилось четыре вывода.

Служебная шина

Третья группа сигналов, необходимая процессору для работы, относится

к служебным. С их помощью чипсет и процессор обмениваются командами и

запросами, по служебной шине осуществляется тактирование и синхронизация

процессора, управление напряжением питания.

Число сигналов управления и, соответственно, количество выводов разъема,

необходимое для обмена служебными сигналами, зависит от архитектуры

процессора и чипсета, количества поддерживаемых команд и инструкций. С

усложнением архитектуры число служебных линий и сигналов управления

увеличивается. Так, процессор 1286 имел 18 выводов служебной шины, а

процессор Pentium — уже 83.

Шина питания

Подсчитаем число задействованных выводов для перечисленных выше

шин современного процессора, например Pentium 4 с интерфейсом Socket 775:

36 для адресной шины, 64 для шины данных, 124 для служебной шины. Как же

используются сотни остальных выводов процессора Pentium 4?

Некоторое (относительно небольшое) число их зарезервировано для

модернизации и будущих ревизий ядра. Например, в процессорах Pentium 4 520

с интерфейсом Socket 775 в резерве числится 28 выводов. Все оставшиеся

выводы используются для подачи питания. Эти выводы на принципиальных

схемах обычно называются V

(плюс питания), V

(земля) и V

(терминаторы).

Так, в разъеме Socket 775 выводов V

-226 штук, выводов V

— 24, выводов V

— 273. Зачем так много линий питания?

Дело в том, что базовые элементы цифровой логики (транзисторы)

потребляют ток. Первый восьмиразрядный процессор Intel 8086 имел 29 000

транзисторов. Сейчас Pentium 4 на ядре Prescott насчитывает примерно 125

миллионов транзисторов. И эти миллионы микропереключателей надо

обеспечить током. Небольшим, в доли микроампера. Но каждый. В итоге

получается, что суммарный ток потребления процессора составляет десятки

ампер. Например, максимальный потребляемый кристаллом ток 1

СС

для Pentium

4 Prescott равен 119 А. Существует мнемоническое правило для расчета

минимального числа выводов питания микросхем: «один ампер на один

вывод». Однако в такой микросхеме, как процессор, действует еще целый ряд

факторов, ведущих к росту числа выводов питания: многослойная архитектура

кристалла, борьба с наводками и прочие. Поэтому

применительно к современным процессорам можно

сформулировать правило: «четыре вывода питания на один

ампер». По крайней мере, процессору Pentium III на ядре

Tualatin хватало 77 выводов для тока 23 А, сейчас Pentium 4 на

ядре Prescott имеет 523 вывода для тока 119 А.

Дальнейшая тенденция очевидна: с расширением

разрядности ядра до 64 бит, с внедрением новых архитектур

(особенно двухъядерных) и повышением рабочих частот будет

расти число выводов процессора. Промежуточный рекорд AMD

Athlon 64 с его Socket 939 недолговечен, на подходе новые

рекордсмены по числу выводов.

Система памяти

Обычно под системной понимают лишь оперативную

память. На самом деле работоспособность всей компьютерной

системы зависит от характеристик подсистемы памяти в целом.

Подсистема памяти охватывает:

 оперативную память как таковую;

 кэш-память процессора;

 контроллер памяти;

 шины данных и команд, объединяющие все элементы подсистемы в

единое целое.

Динамическая и статическая память

Память, применяемая для временного хранения инструкций и данных в

компьютерной системе, получила название RAM (Random Access Memory —

память с произвольной выборкой), потому что обращение происходит в любой

момент времени к произвольно выбранной ячейке. Память этого класса

подразделяется на два типа — с динамической (Dynamic RAM, DRAM) и

статической (Static RAM, SRAM) выборкой. В первом случае значение бита

информации в ячейке определяется наличием или отсутствием заряда на

миниатюрном конденсаторе (управляемом транзисторами).

В статической памяти применены специальные элементы — триггеры

(имеющие два устойчивых состояния), реализованные на 4-6 транзисторах.

Естественно, что из-за необходимости ожидания накопления (стекания) заряда

на конденсаторе быстродействие DRAM ниже. Однако благодаря большему

числу транзисторов на ячейку память SRAM существенно дороже. Обычно

модули DRAM применяют в оперативной и видеопамяти, а модули SRAM — в

качестве быстрых буферных (Cash) элементов в процессорах, на материнских

платах, в жестких дисках, приводах CD-ROM и прочих устройствах.

Статическая память

Ячейкой в статической памяти является триггер — логический элемент с

двумя устойчивыми состояниями, в любом из которых он сохраняется до тех

пор, пока подается питание. Время срабатывания триггера составляет в

современных микросхемах единицы наносекунд. Однако плотность

компоновки ячеек SRAM существенно ниже, чем в микросхемах DRAM, a

стоимость производства выше, поэтому статическая память применяется лишь

в наиболее ответственных компонентах.

В современных системах обычно используется конвейерный режим с

пакетным способом передачи данных (Pipelined Burst Cache), организованный

на микросхемах статической памяти с синхронным доступом.

Необходимым элементом подсистемы памяти является так называемая кэш-

память (от английского Cache — запас). Она служит в качестве буферной

«емкости» при обмене данными между процессором и оперативной

(системной) памятью. Так как кэш организован на микросхемах типа SRAM

(Static Random Access Memory — статическая память с произвольным

доступом), которые работают примерно на порядок быстрее микросхем памяти

типа DRAM, процессор обрабатывает данные из кэш-памяти сразу,

практически не тратя рабочие циклы на ожидание доступа. Это достигается

методом копирования данных из ОЗУ в кэш при первичном обращении

процессора к ним. В случае повторного обращения к тем же данным они уже

поступают из кэша. Обратная операция происходит при записи данных в

память.

Расположенную на системной плате кэш-память обычно относят ко

второму уровню (Level 2), так как во всех процессорах (начиная с модели Intel

80486) имеется встроенная, аналогично организованная кэш-память первого

уровня (Level 1). Современные модели процессоров Intel и AMD имеют кэш-

память второго уровня в ядре самого процессора.

Параметры работы кэш-памяти чрезвычайно сильно влияют на

производительность подсистемы памяти в целом. Кэш-память первого уровня

практически у всех ныне выпускаемых процессоров работает на частоте ядра.

Однако объем такой памяти сравнительно невелик и обычно составляет 16-128

Кбайт, которые, как правило, делят пополам между адресами и данными.

Сложнее обстоит дело с кэш-памятью второго уровня.

Обеспечить стабильную работу SRAM большой емкости на высоких

частотах чрезвычайно трудно, так как количество транзисторов, выделяющих

энергию во время переключений, нередко превышает число таковых в ядре

процессора. Для решения этой проблемы найдено два обходных пути. Во-

первых, на изделиях для массового рынка объем кэш-памяти, интегрированной

в ядре процессора, уменьшается до приемлемых величин. Во-вторых,

ужесточение технологических норм позволяет увеличить объем кэша.

Динамическая асинхронная память DRAM

Для доступа к той или иной ячейке памяти необходимо указать ее адрес.

Поскольку ячейки памяти образуют матрицу, то для задания адреса ячейки

нужно указать номер столбца (адрес столбца) и номер строки (адрес строки).

Считывание адреса строки происходит, когда на входы матрицы памяти

подается специальный стробирующий импульс RAS (Row Address Strobe), а

считывание адреса столбца — при подаче стробирующего импульса CAS

(Column Address Strobe). Импульсы RAS и CAS подаются последовательно друг

за другом, причем импульс CAS всегда подается после импульса RAS, то есть

сначала происходит выбор строки, а затем выбор столбца. Адрес строки и

столбца передается по специальной мультиплексированной шине адреса MA

(Multiplexed Address). Такая организация памяти позволяет получить доступ к

любой ячейке памяти, что отражено в названии: динамическая память с

произвольным доступом (Dynamic Random Access Memory, DRAM).

Асинхронный интерфейс работы динамической памяти предусматривает

наличие отдельного устройства в контроллере памяти для генерации

управляющих сигналов. Для операций чтения/записи определяется

продолжительность, величина которой зависит от технологии изготовления

микросхемы, ширины шины данных, наличия буфера и других параметров.

Внутри каждого типа операций устанавливаются параметры сигналов

стробирования различных команд и необходимых задержек с таким расчетом,

чтобы сигнал любой команды обязательно прошел до завершения операции в

целом. Таким образом, каждый цикл внутри операции имеет

продолжительность, отличную от других циклов. Никакая последующая

операция не может быть начата до получения сигнала об окончании

предыдущей.

Для генерации необходимых импульсов контроллер асинхронной памяти

должен иметь делитель, вырабатывающий сигналы необходимой частоты для

каждой операции внутри цикла. Очевидно, что указанные параметры работы

асинхронной памяти не способствуют повышению ее быстродействия.

Динамическая синхронная память SDRAM

Согласно спецификации SDRAM, все команды и обмен данными по шине

памяти проходят синхронно с тактовыми импульсами системной шины.

Поэтому все циклы внутри операции имеют одинаковую продолжительность.

Помимо этого стандарт синхронной памяти определяет параметры работы с

банками памяти и режимы пакетной передачи данных.

Все типы современной памяти (SDR, DDR и DDR2) являются синхронной

динамической памятью, причем основной принцип организации памяти

остается неизменным. В синхронной памяти заложена идеология страничного

доступа с пакетной обработкой данных. Она базируется на том, что повторения

сигнала RAS можно избежать, если адреса столбцов выбираемых ячеек памяти

лежат в пределах одной страницы, то есть имеют один и тот же строковый

адрес. Поскольку в микросхеме динамической памяти считывание в

статический буфер происходит сразу для целой строки, а конкретный бит

выбирается адресом столбца, то в вышеописанном случае повторная запись

строки в буфер не требуется.

Наиболее распространены две разновидности этого режима: с

повторением сигнала стробирования CAS при изменении младшей части адреса

и без повторения. В последнем случае быстродействие увеличивается.

Микросхемы динамической памяти, реализующие страничный режим, часто

называют FPM (Fast Page Mode). Современные процессоры используют режим

обращения к памяти, называемый burst-mode (пакетный режим). При чтении

одного слова микропроцессор считывает вместе с ним еще три, расположенные

рядом. Это позволяет ускорить пакетную передачу данных, но только в случае,

когда весь блок данных или его часть находится внутри одной строки матрицы.

Для этого в микросхеме SDRAM-памяти имеется счетчик для наращивания

адресов столбцов ячеек памяти с целью обеспечения быстрого доступа к ним.

Длина пакета (Burst Length, 3L) может варьироваться и достигать длины всей

страницы.

Как уже говорилось, в синхронной памяти между подачей стробирующих

импульсов CAS и RAS, то есть между моментами считывания адреса строки и

адреса столбца в пределах выбранной строки имеется определённая задержка,

измеряемая в периодах синхроимпульсов. Эта задержка называется RAS to CAS

Delay и для синхронной памяти варьируется от 2 до 3 тактов. Аналогичным

образом после подачи сигнала CAS и до появления первого элемента данных на

шине проходит определенный временной промежуток, измеряемый в тактах и

именуемый CAS Latency CL). Каждый последующий элемент данных

появляется на шине данных в очередном такте. Для памяти SDRAM эта

задержка может составляет 2 или 3 такта. CAS Latency является одной из

основных характеристик указывается на модулях памяти. Завершение цикла

обращения к банку памяти осуществляется посредством команды деактивации,

которая подается за 1 или за 2 такта перед выдачей последнего элемента

данных. Время деактивации RAS Precharge также измеряется в тактах и может

быть равно двум или трем тактам. Параметры RAS to CAS Delay (Trcd), CAS

Latency (Tel) и RAS Precharge (Trp) определяют тайминг памяти,

за¬писываемый в виде последовательности Tcl-Trcd-Trp.

Важную роль играет латентность памяти, то есть значения задержек между

подачей команды и ее выполнением. Эти значения принято называть

таймингами, которые выражаются в тактах, прошедших между поступлением

какой-либо команды и ее реальным исполнением.

Четыре важнейших тайминга, которые всегда используются при описании тех

или иных модулей памяти - tRCD, tCL, tRP, tRAS (иногда дополнительно

указывается и Command rate), причем записываются они обычно в этой же

последовательности в виде 4-4-4-12-(1T) (цифры в данном случае

произвольные).

Аббревиатура tRCD расшифровывается как timе of RAS# to CAS# Delay -

тайминг задержки между импульсами RAS# и CAS#. Сокращение tCL означает

timе of CAS# Latency - тайминг задержки относительно импульса CAS# после

подачи команды записи или чтения. tRP - это timе of Row Precharge: тайминг

между завершением обработки строки и перехода к новой строке. Значение

tRAS (time of Active to Precharge Delay) считается одним из основных

параметров, поскольку он описывает время задержки между активацией строки

и подачей команды Precharge, которой заканчивается работа с этой строкой.

Наконец, параметр Command rate означает задержку между командой выбора

конкретного чипа на модуле и командой активации строки; обычно эта

задержка составляет не более одного-двух тактов.

Общее правило гласит: чем меньше тайминги при одной тактовой частоте, тем

быстрее память. Более того, в целом ряде случаев быстрее оказывается память с