Кагиров Р.Р. Лекции по Организации ЭВМ
Подождите немного. Документ загружается.
бит 0, рассматриваемый как знаковый. Таймер декрементируется вычитанием 1
из разряда 51 каждую микросекунду. В моделях с большей или меньшей
разрешающей способностью таймера для декремента может быть выбран
другой разряд таймера с сохранением периода переключения 1 мкс в 51
разряде. Прерывание от таймера вырабатывается при достижении
отрицательного значения, то есть при установке 1 в разряде 0. При загрузке в
таймер положительной величины прерывание не сохраняется. В некоторых
моделях для более точного измерения фактического времени исполнения
программы таймер приостанавливается во время других операций, например,
интенсивных операциях ввода-вывода. Загрузка в таймер выполняется
командой SET CPU TIMER, а чтение - командой STORE CPU TIMER.
261
Мультипроцессирование
Мультипроцессорная организация используется для распараллеливания
вычислительных процессов с разделением данных и ресурсов и обеспечения
высокой готовности системы. Мультипроцессирование включает механизмы и
процессы управления мультипроцессорной организацией путем обеспечения
взаимодействия процессоров через общую память и средства межпроцессорных
обменов.
Основу мультипроцессирования составляют:
общая разделяемая память;
межпроцессорное взаимодействие;
синхронизация часов.
Дополнительными средствами являются внешние прерывания. Канальная
подсистема, включая все подканалы, в мультипроцессорной конфигурации
может быть доступна всем процессорам. Прерывания по вводу-выводу
являются плавающими, то есть могут быть обработаны любым процессором.
Разделяемая память допускает обращение нескольких процессоров в одни и те
же ячейки, при этом процессорам разрешается обращение в страницу памяти
емкостью 4 KB, содержащую общую ячейку. Общая ячейка, используемая
процессорами и канальной подсистемой, определяется одним и тем же
абсолютным адресом.
Для организации межпроцессорного взаимодействия введен адрес процессора в
системе, присваиваемый каждому процессору при инсталляции системы и не
изменяемый при ее реконфигурациях. Адрес процессора используется в
команде Signal Processor для указания процессора, которому предназначен
приказ, заданный в команде, а также идентифицирует процессор,
сформировавший условия прерывания, его адресом, записанным в код
прерывания.
Команда Signal Processor является основным средством взаимодействия
процессоров путем сигнализации и получения ответа. Такая команда адресует
один процессор (в одном из вариантов команды адресуются все процессоры) и
передает ему один из приказов, перечисленных в таблице 2.18. В каждом
процессоре предусмотрены средства для передачи, получения и выполнения
приказов, а также формирования ответа для процессора, исполняющего
команду Signal Processor.
При определенных условиях адресуемый процессор формирует для процессора,
исполняющего команду Signal Processor, код состояния. Состояние включает
условия, приведенные в таблице 2.19, причем каждому приказу, исполняемому
262
в адресуемом процессоре, может соответствовать несколько передаваемых
условий.
Прерывания
Прерывания процессора позволяют обеспечить быструю реакцию процессора
при возникновении особых условий в самом процессоре, в подсистеме ввода-
вывода, в других процессорах и вне системы. Прерывания допускаются только
в режиме РАБОТА, за исключением прерывания для рестарта, которое может
быть выполнено в режимах РАБОТА или СТОП. Инициируются прерывания
запросами от устройств, в которых возникают условия прерываний.
Все прерывания разбиты на шесть классов:
Прерывание по вызову супервизора возникает при исполнении в процессоре
команды SUPERVISOR CALL, основным назначением которой является
переключение в режим СУПЕРВИЗОР. Данное прерывание не может быть
запрещено маскированием и выполняется сразу после исполнения команды
SUPERVISOR CALL.
Программные прерывания возникают при возникновении нарушений или
особых ситуаций в процессе исполнения команд программы, например, при
недопустимом коде операции, при исполнении привилегированной команды в
режиме РАБОТА, при попытках несанкционированных обращений в память и
др.
Прерывания от схем контроля формируются при неисправностях и сбоях
аппаратных средств. Различают неотложные прерывания, требующие
немедленной реакции процессора, и подавляемые прерывания, допускающие
отложенную обработку.
Внешние прерывания обеспечивают реакцию процессора на различные
сигналы, возникающие внутри системы и вне нее. К ним относятся сигналы от
кнопки прерывания с пульта управления (Interrupt key), оповещения о сбое
(Malfunction alert), от компаратора времени (Clock comparator), от
процессорного таймера (CPU timer) и др.
Прерывания ввода-вывода формируются в подсистеме ввода-вывода и
предназначены для передачи в процессор информации о возникновении особых
ситуаций в периферийном оборудовании и канальной подсистеме.
Прерывание рестарта обеспечивает выполнение специальной программы и
инициируется оператором путем нажатия кнопки рестарта на пульте
управления или по команде SIGNAL PROCESSOR от другого процессора,
адресующей данный процессор. Данное прерывание не может быть запрещено
маскированием.
Процесс прерывания включает следующие действия:
распознавание класса и причины прерывания;
сохранение текущего PSW как старого PSW распознанного класса;
сохранение информации, идентифицирующей прерывание;
263
выборка и размещение в процессоре нового PSW распознанного класса;
запуск прерывающей программы в соответствии с новым PSW.
Возврат к прерванной программе выполняется путем восстановления в
процессоре старого PSW.
Прерывания, которые могут быть обработаны любым из процессоров
конфигурации, называются плавающими прерываниями (floating interruption).
Запрос на такое прерывание подается в первый из процессоров, в котором это
прерывание не замаскировано, после чего сбрасывается для исключения
повторных прерываний в других процессорах. К плавающим прерываниям
относятся прерывания ввода-вывода, некоторые из внешних прерываний и от
схем контроля.
Разрешение и запрет прерываний в процессоре реализуются с использованием
маскирования. Маски прерываний размещаются в зависимости от класса в
текущем PSW, управляющих регистрах, регистре управления операциями с
плавающей точкой FPC. Каждый разряд маски разрешает или запрещает
соответствующее прерывание. Неразрешенные прерывания либо полностью
игнорируются, либо остаются в состоянии ожидания. Маской могут быть
запрещены как все прерывания данного класса, так и отдельные типы
прерываний. Маскирование реализует механизм приоритетов прерывающих
программ, когда каждая программа устанавливает разрешение или запрет ее
прерывания другими программами.
При одновременном поступлении нескольких запросов на прерывания для их
обслуживания в определенном порядке используется механизм приоритетов
запросов. Каждому классу прерываний и запросам внутри класса
присваиваются приоритеты, в соответствии с которыми и обслуживаются
прерывания. Наивысшим приоритетом обладают неотложные прерывания от
схем контроля. При их поступлении все текущие операции в процессоре
сбрасываются и выполняется обработка обнаруженных неисправностей или
сбоев. При отсутствии неотложных прерываний от схем контроля остальные
прерывания обрабатываются в следующем порядке:
прерывание по вызову супервизора;
программные прерывания;
прерывания от схем контроля, допускающие отложенную обработку;
внешние прерывания;
прерывания ввода-вывода;
прерывание рестарта.
Внутри класса все прерывания также ранжируются путем присвоения
соответствующих приоритетов.
264
Обработка одновременно поступивших запросов осуществляется путем
последовательной записи старых PSW и выборки новых PSW без исполнения
команд прерывающих программ до тех пор, пока не будут обработаны все
имеющиеся запросы. Далее в обратном порядке в соответствии с сохраненными
старыми PSW выполняются прерывающие программы.
Логическое разделение ресурсов сервера
Сервер zSeries обеспечивает три уровня конфигурирования и может
функционировать с использованием одного, двух или трех уровней управления.
Такими уровнями являются:
Базовая система (1-й уровень), обеспечивающая работу в базовом режиме (basic
mode).
Логический раздел (logical partition - LPAR), реализуемый на 2-м уровне в
режиме логических разделов (LPAR mode). Режим обеспечивается
гипервизором (hypervisor), который является компонентом сервера. Базовая
система при этом также функционирует.
Виртуальная система (3-й уровень) создается при запуске управляющей
программы виртуальных машин в базовой системе или в логическом разделе. В
виртуальной системе, в свою очередь, может быть запущена управляющая
программа виртуальной машины, что позволяет создать виртуальные машины
более высокого уровня, которые также относятся к третьему уровню
конфигурации.
В серверах z990, z890 базовый режим возможен только в сочетании с режимом
логических разделов и отдельно не используется. Информация об уровне, в
котором исполняется программа, и о компонентах, на которых реализуется
уровень, может быть получена командой STORE SYSTEM INFORMATION
(STSI). Исполнение такой команды допускается только в том случае, если
запрашиваемый уровень равен или меньше уровня текущей программы.
Максимальное количество разделов LPAR определяется моделью сервера и
может достигать 30 для z990, z890 (в перспективе - 60) и 15 - для
предшествующих генераций моделей. Логический раздел LPAR определен как
совокупность логических ресурсов, реализуемых выделенными для него
физическими ресурсами. К таким ресурсам относятся процессоры, память и
каналы ввода-вывода. Каждый из LPAR, по сути, является логическим
сервером, в котором обеспечивается изолированное от других LPAR
исполнение собственной операционной системы z/OS, OS/390, z/VM, Linux,
VSE/ESA или Coupling Facility Control Code (CFCC). LPAR всегда соотнесен с
одной из логических канальных подсистем LCSS, допускающей подключение
до 15 LPAR. Логический раздел может быть активирован или деактивирован в
любой момент "на ходу", в то время как для создания нового или удаления
ранее созданного раздела необходима остановка системы с использованием
265
процедуры сброса по питанию POR. После создания и активации LPAR в него
загружается и запускается операционная система.
Каждый логический раздел сервера характеризуется рядом параметров,
которые задаются в процессе его открытия:
количество выделяемых для раздела ресурсов сервера: логических процессоров,
памяти и каналов ввода-вывода;
весовой коэффициент, присваиваемый разделу для его соотношения с другими
разделами в составе одного сервера при использовании общих разделяемых
ресурсов;
ограничение на использование разделом процессоров в большем количестве,
чем допускается весовым коэффициентом (LPAR capping);
безопасность и другие параметры.
Данные параметры и информация о выделенных для раздела ресурсах
формируются через консоль управления HMC и сохраняются в дисковой
памяти элемента поддержки SE в виде профиля раздела (logical partition Image
Profile).
Распределение основной и расширенной памяти между разделами выполняется
в процессе создания LPAR и предусматривает выделение каждому из разделов
части адресного пространства памяти. Максимальный объем памяти,
выделяемой для одного раздела, ограничен объемом используемой в сервере
памяти (для z/Architecture - 256 GB, в режиме ESA/390 - 2 GB) без учета
области системной памяти HSA. Использование общих фрагментов основной
или расширенной памяти разными LPAR не допускается. Объем выделяемой
для раздела памяти измеряется блоками, размер которых зависит от объема
инсталлированной в сервере памяти.
В процессе функционирования сервера резервная память может быть
динамически перераспределена между LPAR посредством системы
динамической реконфигурации памяти Dynamic Storage Reconfiguration (DSR).
Выделение каналов ввода-вывода для логических разделов выполняется
следующими способами:
Закрепленные каналы предназначены для использования только в одном
логическом разделе. В качестве таких каналов могут применяться любые типы
каналов, поддерживаемые сервером.
Реконфигурируемые каналы также относятся к неразделяемым ресурсам и в
каждый момент времени используются только одним LPAR, однако допускают
перераспределение в другие LPAR в составе одной канальной подсистемы
LCSS. Реконфигурируемыми могут быть любые типы каналов,
поддерживаемые сервером.
266
Совмещенные каналы относятся к разделяемым ресурсам внутри одной LCSS.
Таким каналам соответствуют несколько образов канальных путей,
принадлежащих разным LPAR.
Объединенные (spanned) каналы также являются разделяемыми ресурсами, но
допускают подключение к LPAR, входящим в разные LCSS.
Совместное использование периферийных устройств в разных LPAR
достигается путем их подключения через несколько закрепленных или
реконфигурируемых каналов, а также через один совмещенный или
объединенный канал.
Управление совместным функционированием всех LPAR осуществляется
системным менеджером Processor Resource/Systems Manager (PR/SM),
реализованным на уровне милликодов системного гипервизора. Одной из
основных функций PR/SM является распределение всех инсталлированных в
сервер ресурсов между логическими разделами с учетом их весовых
коэффициентов. Впервые системный менеджер был внедрен в 1988 году для
управления четырьмя разделами и сейчас он расширен как по числу
управляемых разделов (до 30 и более), так и по функциям, обеспечивающим
оптимизацию управления ресурсами сервера. С этой целью логические разделы
одного сервера могут быть объединены в LPAR-кластер (LPAR cluster) для
оптимального управления и распределения ресурсов сервера между разделами
кластера через PR/SM.
Новым дополнительным средством оптимизации использования ресурсов
серверов zSeries является интеллектуальная система распределения ресурсов
Intelligent Resource Director (IRD). Эта система объединяет функции менеджера
PR/SM, реализующего приоритетное управление на уровне логических
разделов, и менеджера рабочей нагрузки WLM (Workload Manager),
управляющего приоритетами задач внутри LPAR. С помощью IRD реализуется
автоматическое перераспределение ресурсов в LPAR-кластере с учетом
сформулированных целей и важности решаемых задач. Основными функциями
IRD являются:
менеджмент процессоров LPAR (LPAR CPU Management), включающий
динамическую настройку числа логических процессоров в составе LPAR и
процессорных весовых коэффициентов LPAR с учетом информации от WLM;
динамический менеджмент канальных путей DCM (dynamic channel path
management) для перераспределения пропускной способности канальной
подсистемы путем передачи каналов от менее загруженных к более
загруженным периферийным устройствам;
организация приоритетных очередей в канальной подсистеме (Channel
Subsystem Priority Queuing - IOPQ) с применением механизма канальных
весовых коэффициентов LPAR для приоритетного представления каналов при
выполнении операций ввода-вывода в различных LPAR.
267
Организация канальной подсистемы
Операции ввода-вывода включают процедуры настройки и управления
периферийными устройствами, необходимые для выполнения обмена
информацией между ними и внутренней памятью сервера. Для их реализации в
состав сервера введена подсистема ввода-вывода или канальная подсистема
(Channel Subsystem - CSS). Основу канальной подсистемы составляют каналы
(Channels), выполняющие операции ввода-вывода под управлением канальных
программ (Channel Program). Канальная подсистема освобождает центральные
процессоры от рутинных операций ввода-вывода и функционирует параллельно
с ними, что позволяет существенно увеличить как производительность сервера,
так и пропускную способность системы ввода-вывода. Кроме того, CSS
позволяет организовать виртуальные соединения между логическими
разделами сервера внутри физического сервера, используя для этих целей
внутренние каналы.
Основными компонентами канальной подсистемы являются:
Периферийные устройства (I/O Devices), к которым относятся внешние
запоминающие устройства и устройства ввода-вывода информации. Номер
устройства задается 16-разрядным кодом, что допускает использование до
65536 устройств.
Устройства управления или контроллеры CU периферийных устройств,
обеспечивающие адаптацию типовых процедур управления CSS к конкретным
особенностям периферийных устройств. CU принимает команды от CSS,
дешифрирует их и вырабатывает последовательность управляющих сигналов
для периферийного устройства, необходимую для выполнения требуемой
операции. CU может быть выполнено в виде отдельного устройства или
встроено физически и логически в периферийное устройство, CSS или сервер.
Канальные пути (Channel Path) или каналы, каждый из которых является
интерфейсом для обмена информацией между сервером и одним или
несколькими CU. Через такой интерфейс передаются команды, состояния и
данные, необходимые для операций ввода-вывода. Один контроллер CU может
быть подключен к нескольким канальным путям и периферийное устройство
может быть связано с несколькими CU. В совокупности число канальных путей
для связи с одним периферийным устройством через подканал может достигать
восьми, и устройство может использовать любой из этих путей. Каждому
канальному пути присваивается уникальный идентификатор (Channel Path
Identifier - CHPID). Одна канальная система поддерживает до 256 CHPID.
Подканалы (Subchannels) предназначены для хранения управляющей
информации об одной операции ввода-вывода в CSS в течение всего времени ее
исполнения. Каждому периферийному устройству CSS, доступному из
программ, соответствует выделенный подканал. Подканал является фрагментом
внутренней памяти, в котором хранится информация об операции ввода-
вывода: адрес команды ввода-вывода, CHPID, номер периферийного
устройства, счетчик данных, состояния и др. Число подканалов зависит от
268
модели и может достигать 65536, каждый подканал адресуется 16-разрядным
кодом.
Таким образом, одна CSS предусматривает использование до 256 канальных
путей, каждый из которых допускает подключение до 256 периферийных
устройств, что в совокупности обеспечивает подключение до 64К
периферийных устройств. В последних моделях серверов возможности
канальной подсистемы расширены за счет введения множественной канальной
подсистемы (Multiple LCSS - MCSS) [2.8, 2.9]. MCSS состоит из одной или
нескольких (до 256) логических канальных подсистем (Logical CSS - LCSS).
Внутри каждой LCSS полностью поддерживается архитектура и возможности
одной канальной подсистемы, что позволяет сохранить программную
совместимость с предыдущими моделями серверов. Каждая из LCSS имеет
свой идентификатор - CSSID, с помощью которого управляющая программа
hypervisor реализует полное адресное пространство системы ввода-вывода. В
моделях z990, z890 используются две LCSS (LCSS 0 и LCSS 1), что расширяет
число канальных путей до 512.
Все перечисленные компоненты CSS (MCSS) подключаются к центральному
процессорному комплексу CPC (central processor complex) и распределяются
между логическими разделами сервера, включающими вычислительные
мощности центральных процессоров и основную память сервера. В более
ранних моделях серверов распределение было фиксированным, и допускалась
его ручная реконфигурация. В последних моделях компоненты могут
совместно использоваться несколькими логическими разделами без ручной
реконфигурации путем использования функций MCSS и MIF (Multiple Image
Facility).
269
Общая организация канальной подсистемы приведена на рис. От одного до 15
логических разделов LPAR1 - LPAR15 могут быть подключены к каждой из
LCSS, входящей в состав MCSS (LPAR0 используется управляющей
программой hypervisor). Каждый из логических разделов соотносится с одной
из LCSS и использует канальные пути, выделенные внутри LCSS для этого
раздела. В отдельном LPAR может быть запущена собственная операционная
система, что требует использования в каждом из 15 LPAR, связанных с одной
LCSS, полных архитектурных возможностей LCSS. С этой целью применяется
механизм Multiple Image Facility, с помощью которого для каждого LPAR
создаются MIF-образы полного набора из 64К подканалов Subchannel Images
(SCI) и 256 канальных путей Channel Path Images (CPI). Совокупность всех SCI
и CPI для одного LPAR называется MIF-образом раздела. Совокупность MIF-
образов всех разделов LCSS образует MIF-образ канальной подсистемы.
Внутри каждой LCSS каждому MIF-образу присваивается идентификатор (IID)
в диапазоне 1-15.
Программы, исполняемые в LPAR, оперируют образами подканалов SCI и
канальных путей CPI. Образы канальных путей, используемые в LPAR внутри
каждой LCSS, накладываются на множество из 256 канальных путей LCSS
(Channel Path Set - CPS), каждый из которых имеет свой идентификатор CHPID
в диапазоне 0-255. Канальные пути в разных LCSS могут иметь одинаковые
идентификаторы CHPID. Соответствие канальных путей LCSS и их MIF-
образов поддерживается управляющей программой hypervisor на уровне
милликодов. Канальный путь LCSS, которому соответствуют несколько MIF-
образов канальных путей, называется MIF-совмещенным (MIF shared).
270