Гудилин А.Е. Архитектура ЭВМ, узлы и подсистемы

Подождите немного. Документ загружается.

Выход 10-ичного переноса RCO используется, например, для каскадирования

счётчиков при построении счётчиков по модулю 10

, в которых перенос из преды-

дущего каскада используется в качестве считаемого синхросигнала в следующем

каскаде. Такие счётчики являются асинхронными. В целях построения многокас-

кадных асинхронных счётчиков по модулю 10

элемент этих счётчиков (счётчик по

модулю 10) называется просто декадой.

Аналогично двоичному счётчику по модулю 10 строятся любые другие счётчи-

ки. Общим в их построении является то, что все они – цифровые автоматы.

Содержание работы

1. По рис. 12.1 набрать схему исследования счётчика – делителя частоты на

двухступенчатых триггерах JK и конъюнкторах из библиотеки элементов програм-

мы.

2. Установить параметры выходного сигнала функционального генератора.

3. Запустить процесс моделирования работы схемы.

4. На экране логического анализатора получить устойчивое изображение вре-

менной диаграммы работы схемы. Зарисовать временную диаграмму.

5. Набрать схему исследования ИМС К155ИЕ9 (74160) по рис. 12.2.

6. Установить параметры выходного сигнала функционального генератора

(частота – 10 Гц, форма – прямоугольная, амплитуда – 2 В, смещение – 2 В).

7. Запустить процесс моделирования работы схемы.

8. На экране логического анализатора установить устойчивое изображение

временной диаграммы работы счётчика. Зарисовать временную диаграмму.

9. Набрать схему двухкаскадного счётчика по модулю 100. Выход 10–ичного

переноса первого счётчика по модулю 10 подключить ко входу С второго счётчика,

построив таким образом асинхронный счётчик по модулю 100.

10. Подключить к выходам каждого каскада семисегментные цветовые индика-

торы с встроенными дешифраторами.

11. Запустить процесс моделирования работы схемы.

12. Пронаблюдать работу счётчика по модулю 100 по показаниям семисег-

ментных индикаторов.

Содержание отчёта

Отчёт должен содержать результаты исследования двух схем по следующим

пунктам.

1. Схему исследования работы счётчика – делителя частоты по модулю 10 на

JK-триггерах.

2. Временную диаграмму работы счётчика по модулю 10.

3. Схему исследования ИМС счётчика К155ИЕ9 (74160).

4. Изображение временной диаграммы работы ИМС К155ИЕ9.

5. Схему построения асинхронного двоичного счётчика по модулю 100 на

ИМС К155ИЕ9.

6. Выводы по результатам исследований, выполненных в настоящей работе.

Лабораторная работа № 13

ПРОЕКТИРОВАНИЕ КОДИРОВАННОГО ЦИФРОВОГО АВТОМАТА

Цель работы

: изучение принципов оптимального проектирования и построе-

ния счётчиков как цифровых автоматов специального назначения в заданной коди-

ровке состояний.

Определение: счётчиком называется цифровой автомат, служащий для форми-

рования многоразрядных двоичных слов (кодов) соответствующих количеству

входных импульсов. По мере поступления входных импульсов счётчик последова-

тельно перебирает все коды своих состояний в определённом для данной схемы по-

рядке.

Таблица 12

Номер варианта Код состояний CT10

1 8421

2 2421

3 5121

4 53–21

5 75–31

6 5421

7 642–1

8 462–1

9 4821

10 4221

11 5211

12 63–21

13 65–31

14 4521

Степень сложности и стоимость производства цифровых автоматов зависят от

выбранной элементной базы и использованных при их проектировании методов

минимизации принципиальной схемы. Для цифровых автоматов основным принци-

пом оптимизации является перебор и сопоставление различных вариантов схем по-

строения этих цифровых автоматов по критериям сложности и стоимости произ-

водства. Варианты кодирования состояний цифровых автоматов как счётчиков по

модулю 10, приведены в табл. 12.

Как пример рассмотрим оптимальное проектирование счётчика по модулю 10 в

коде 8421+3.

В табл. 13 приведена кодировка списка состояний этого цифрового автомата.

Таблица 13

Номер состояния Код состояния Восьмеричный код

состояния

0 0011 3

1 0100 4

2 0101 5

3 0110 6

4 0111 7

5 1000 10

6 1001 11

7 1010 12

8 1011 13

9 1100 14

Запрещённые коды состояний: 0000, 0001, 0010, 1101, 1110, 1111.

Табл. 14 является кодированной таблицей переходов проектируемого цифрово-

го автомата как счётчика – делителя частоты по модулю 10.

Таблица 14

Сост. 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

) 0100 0101 0110 0111 1000 1001 1010 1011 1100 0011

Табл. 16 является кодированной таблицей возбуждений JK триггеров блока

памяти проектируемого цифрового автомата. Таблицу возбуждений для D тригге-

ров блока памяти цифрового автомата строить не нужно, так как она совпадает с

кодированной таблицей переходов. Для построения кодированной таблицы

возбуждения JK триггеров используется матрица переходов, приведенная в табл. 15.

Функции возбуждения D триггеров блока памяти первого варианта схемы и

функции возбуждения JK триггеров блока памяти второго варианта схемы построе-

ния цифрового автомата минимизированы с использованием диаграмм Вейча и за-

писаны с использованием базиса И-НЕ.

Таблица 15

Q Q+ J K

0 0 0 ×

0 1 1 ×

1 0 × 1

1 1 × 0

Кодированная таблица возбуждений JK триггеров блока памяти ЦА.

Таблица 16

Сост. 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

01×× 0×01 0×1× 0××1 1××× ×001 ×01× ×0×1 ×1×× ××11

××11 ×0×× ×0×1 ×00× ×111 0××× 0××1 0×0× 0×11 11××

По табл. 14 и табл. 16 получены описания ФАЛ возбуждения D- и JK-триггеров

блоков памяти.

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨7∨10∨11∨12∨13∨14.

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨3∨4∨5∨6∨13.

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨5∨6∨11∨12∨14.

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨4∨6∨10∨12∨14.

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨7∨(10)∨(11)∨(12)∨(13)∨(14).

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨(3)∨(4)∨(5)∨(6)∨(7)∨14.

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨3∨(4)∨(5)∨(6)∨(7)∨13∨(14).

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨(3)∨7∨(10)∨(11)∨(12)∨(13)∨14.

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨(3)∨5∨(6)∨(7)∨11∨(12)∨(13)∨14.

=(0)∨(1) ∨(2)∨(15)∨(16) ∨(17)∨3∨(4)∨(5)∨7∨(10)∨(11)∨13∨(14).

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨(3)∨4∨(5)∨6∨(7)∨10∨(11)∨12∨(13)∨14.

=(0)∨(1)∨(2)∨(15)∨(16)∨(17)∨3∨(4)∨5∨(6)∨7∨(10)∨11∨(12)∨13∨(14).

После минимизации этих ФАЛ по диаграммам Вейча получим:

Комбинационная схема счётчика с использованием D триггеров состоит из че-

тырёх трёхвходовых ЛЭ И-НЕ и шести двухвходовых ЛЭ И-НЕ.

Комбинационная схема счётчика с использованием JK триггеров состоит всего

из четырёх двухвходовых ЛЭ И-НЕ, одного двухвходового и одного трёхвходового

конъюнкторов.

Таким образом, счётчик на JK триггерах имеет схему менее сложную, чем

счётчик на D триггерах.

Описание схемы исследования

На рис. 13.1 приведена схема счётчика по модулю 10 в коде 8421+3, спроекти-

рованная с использованием JK триггеров в блоке памяти цифрового автомата.

Для индикации состояний триггеров блока памяти используются цветовые ин-

дикаторы, цветовые семисегментные индикаторы и логический анализатор.

Для экспериментального исследования и проверки правильности функциони-

рования счётчика – делителя частоты в заданной кодировке выбирается спроекти-

рованная студентами менее сложная схема, соответствующая варианту в табл. 13.

Содержание работы

1. Набрать схему исследования счётчика – делителя частоты по модулю 10 в

заданной кодировке табл. 13, имеющего менее сложную схему.

2. Установить параметры выходного сигнала функционального генератора.

3. Запустить процесс моделирования работы схемы.

4. На экране логического анализатора получить устойчивое изображение вре-

менной диаграммы работы схемы.

.&&

01213032

QQQQQQQD =

01233

QQQQD =

.&&

0101231

QQQQQQD =

QD =

.1..&

.&...

002301

0130120123

constKJ QK QQQJ

QQQK QQJ QK QQQJ

223

====

Рис. 13.1. Схема исследования счётчика по модулю 10 в коде 8421+3

ФГ

– 0 +

+5 В

1 К

ЛА

S TT

Зарисовать временную диаграмму. Установить соответствие показаний инди-

каторов и логического анализатора требуемому режиму работы счётчика – делителя

частоты по модулю 10 в заданной кодировке табл. 13, имеющего менее сложную

схему.

Содержание отчёта

Отчёт должен содержать результаты исследования выбранной схемы счётчика

по следующим пунктам.

1. Схему исследования работы выбранного счётчика – делителя частоты по мо-

дулю 10 в заданной кодировке табл. 13.

2. Схему более сложного счётчика в заданной кодировке табл. 13.

3. Временную диаграмму работы счётчика – делителя частоты по модулю 10 в

заданной кодировке табл. 13.

4. Выводы по результатам исследований, выполненных в настоящей работе.

Лабораторная работа № 14

ОПЕРАТИВНЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Цель работы

: изучение принципов построения и управления режимами рабо-

ты оперативных запоминающих устройств с произвольным доступом.

Определение: оперативным запоминающим устройством (ОЗУ) называется

схема, служащая для записи, хранения и считывания массива многоразрядных дво-

ичных слов (кодов), размещаемых каждое в своей запоминающей ячейке в соответ-

ствии с уникальным идентификатором (адресом) для каждого запоминаемого слова.

По мере поступления входных запоминаемых слов, каждому из них в соответствие

ставится свой уникальный идентификатор. При считывании в ответ на установку

индивидуального идентификатора (адреса) каждое слово появляется на выходе

ОЗУ.

Описание схемы исследования

На рис. 14.1 приведена схема запоминающего элемента – одной запоминающей

ячейки ОЗУ с использованием одноступенчатого RS-триггера. Особенностью схемы

запоминающего элемента является включение в его состав логического элемента

И1 из второго каскада двухкоординатного дешифратора адреса и использование

тристабильных буферных формирователей (B6, B7) для подключения к шине дан-

ных вычислительной системы. Цветовой индикатор подключен для индикации со-

стояния триггера ячейки памяти.

Рис. 14.1. Схема запоминающего элемента ОЗУ

Схема запоминающего элемента под именем OZU1 помещается в пользова-

тельскую библиотеку средствами программы.

На рис. 14.2 приведена схема ОЗУ 4×1, состоящая из четырёх одноразрядных

ячеек памяти OZU1 и двухкоординатного дешифратора адреса, состоящего из двух

дешифраторов 1×2 и встроенных в каждую ячейку памяти двухвходовых конъюнк-

торов. Цветовой индикатор DV подключен для индикации состояния триггера ячей-

ки памяти. Цветовой индикатор DO подключен для индикации выходных данных

ОЗУ.

Содержание работы

1. Набрать схему исследования ячейки памяти ОЗУ – запоминающего элемента

по рис. 14.1.

2. Подключить ко входам X, Y, W/R и DI контактные переключатели из биб-

лиотеки коммутационных элементов программы.

3. Запустить процесс моделирования работы схемы.

4. Экспериментально проверить правильность работы набранной схемы как за-

поминающего элемента – ячейки ОЗУ в режимах записи и чтения.

5. Остановить процесс моделирования.

6. Поместить набранную схему ячейки памяти в пользовательскую библиотеку

средствами программы.

S T

W/R

Запоминающий

элемент

Рис. 14.2. Схема исследования ОЗУ 4×1

7. По рис. 14.2 набрать схему оперативного запоминающего устройства 4×1.

8. Подключить все необходимые контактные элементы для управления схемой

ОЗУ. Подключить все нужные цветовые индикаторы.

9. Экспериментально проверить правильность работы набранной схемы ОЗУ,

записывая, а затем считывая 0 и 1 по адресам всех четырёх запоминающих ячеек.

Содержание отчёта

Отчёт должен содержать результаты исследования двух схем (ячейки памяти и

ОЗУ 4×1) по следующим пунктам.

1. Схему исследования запоминающего элемента – ячейки памяти ОЗУ.

2. Временную диаграмму работы ячейки памяти ОЗУ для режимов записи и

чтения 0 и 1.

3. Схему исследования ОЗУ 4×1.

4. Временную диаграмму работы ОЗУ 4×1 для режимов записи и чтения 0 и 1

по всем четырём адресам.

5. Выводы по результатам исследований, выполненных в настоящей работе.

OZU1.0

OZU1.1

OZU1.2

OZU1.3

+5 В

1 К

Лабораторная работа № 15

ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Цель работы

: изучение принципов построения постоянных запоминающих

устройств с произвольным доступом как универсальных комбинационных узлов для

реализации функций алгебры логики.

Определение: постоянным запоминающим устройством (ПЗУ) называется схе-

ма, в обычном режиме эксплуатации служащая только для считывания хранимых в

ПЗУ многоразрядных двоичных слов (кодов), помещённых каждое в своей запоми-

нающей ячейке в соответствии с уникальным идентификатором (адресом) для каж-

дого запомненного слова. Запоминание двоичных слов выполняется во время вы-

полнения особого режима записи, отличающегося электрическими параметрами от

режима считывания.

Описание схемы исследования

На рисунке приведена схема постоянного запоминающего устройства ёмко-

стью 8×8-разрядных слов, в котором в коде ASCII записан текст «1 Апреля». Осо-

бенностью схемы запоминающего элемента является отсутствие в его составе триг-

геров. ПЗУ состоит только из комбинационных схем (полного дешифратора с ин-

версными выходными сигналами и схем И в положительной логике). Семисегмент-

ные цветовые индикаторы подключены на выходы логических элементов И для ин-

дикации состояния выбранной для считывания восьмиразрядной ячейки памяти.

Полный дешифратор 3×8 К155ИД7 (74138) содержится в библиотеке интегральных

схем программы. В табл. 17 приведены шестнадцатеричные ASCII-коды для специ-

альных символов, символов цифр и символов кирилловского алфавита. Существует

полная таблица ASCII кодирования для 256 символов, а в табл. 17 приведены коды

только кирилловского алфавита и некоторых специальных символов. Пользуясь

табл. 17 можно закодировать и занести в ПЗУ 8×8р. краткие тексты на русском язы-

ке.

Содержание работы

1. Набрать схему исследования ПЗУ 8×8р. с текстом «1 Апреля» по рисунку.

2. Запустить процесс моделирования работы схемы.

3. Изменяя адреса считываемых ячеек памяти контактными переключателями

Q, W и E прочитать содержимое всех восьми восьмиразрядных ячеек памяти.

4. Занести другие 8 символов данных в ПЗУ пользуясь кодами табл. 17, напри-