Гудилин А.Е. Архитектура ЭВМ, узлы и подсистемы

Подождите немного. Документ загружается.

переноса из старшего разряда, то есть задержкой формирования полной суммы

двух чисел.

Содержание работы

1. Заполнить таблицу истинности для одноразрядного сумматора с последова-

тельным переносом.

2. Выполнить минимизацию функций

и p

с использованием диаграмм Вей-

ча.

3. Набрать схему сумматора использованием ЛЭ И-НЕ.

4. Установить нужные параметры выходного сигнала функционального гене-

ратора программы.

5. Запустить процесс моделирования работы схемы.

6. На экране логического анализатора установить изображение временной диа-

граммы работы одноразрядного сумматора.

7. Преобразовать схему одноразрядного сумматора с последовательным пере-

носом в библиотечный элемент SUM1 пользовательской библиотеки.

8. Набрать схему двухразрядного сумматора из двух элементов SUM1 пользо-

вательской библиотеки.

9. Запустить процесс моделирования работы схемы двухразрядного суммато-

ра.

10. На экране ЛА установить изображение временной диаграммы работы двух-

разрядного сумматора с последовательным переносом.

11. Сравнить зарисованные временные диаграммы работы одноразрядного и

двухразрядного сумматоров.

Содержание отчёта

Отчёт должен содержать результаты исследования двух схем по следующим

пунктам.

1. Таблицу истинности для одноразрядного сумматора.

2. Описание процедуры независимой минимизации двух ФАЛ (разрядной сум-

мы s

и переноса в старший разряд p

) с использованием диаграмм Вейча.

3. Схему исследования одноразрядного сумматора.

4. Изображение временной диаграммы работы одноразрядного сумматора от

генератора кодов GK.

5. Схему исследования двухразрядного сумматора с последовательным пере-

носом.

6. Изображение временной диаграммы работы двухразрядного сумматора с

последовательным переносом.

7. Выводы по результатам исследований, выполненных в настоящей работе.

Лабораторная работа № 8

СУММАТОРЫ С ГРУППОВЫМ ПЕРЕНОСОМ

Цель работы

: изучение принципов построения схем параллельных комбина-

ционных сумматоров многоразрядных двоичных чисел и примера многоразрядно-

го комбинационного сумматора с групповым переносом.

Определение: сумматор выполняет арифметическое сложение двух чисел,

представленных позиционным параллельным двоичным кодом. Сумматор с груп-

повым переносом строится как реализация системы ФАЛ, каждая из которых пред-

ставляет разрядную сумму для группы входных разрядов при последовательном

распространении переносов из сумматора группы предыдущих разрядов в сумма-

тор группы последующих разрядов.

Двухразрядный сумматор с групповым переносом, предназначенный для по-

строения сумматоров большей разрядности, описывается как система ФАЛ табл.7.

Минимизация ФАЛ выполнена с применением диаграмм Вейча, приведенных

на рис. 8.1. Минимизированные ФАЛ двухразрядного сумматора имеют вид:

В этих формулах s

– разрядная сумма младшего разряда, s

– разрядная сумма

старшего разряда, p

– перенос из старшего разряда сумматора.

Для многоразрядного сумматора с групповым переносом количество входных

булевых переменных N

=2n+1, где n – количество разрядов в группе разрядов сла-

гаемых и схема сумматора с групповым переносом резко усложняется с увеличени-

ем количества разрядов в группе разрядов слагаемых.

Такое усложнение схемы и является главной причиной ограничения количест-

ва разрядов слагаемых в группе.

(8.1) ;

0000000000000

zxyzxyzxyzxys ∨∨∨=

(8.2) ;

001100110011001100110011

0011001100110011001100111

zxxyxyxyzxxyxyxyzyxyzyxy

zyxyxyxyzxxyzyxyzxxyxyxys

∨∨∨∨∨∨

∨∨∨∨∨∨=

(8.3) .

001001001001001001111

zxyxyyzyyzyxzxxxyxxyp ∨∨∨∨∨∨=

Таблица 7

0 0 0 0 0 0 0 0

0 0 0 0 1 0 0 1

0 0 0 1 0 0 0 1

0 0 0 1 1 0 1 0

0 0 1 0 0 0 1 0

0 0 1 0 1 0 1 1

0 0 1 1 0 0 1 1

0 0 1 1 1 1 0 0

0 1 0 0 0 0 0 1

0 1 0 0 1 0 1 0

0 1 0 1 0 0 1 0

0 1 0 1 1 0 1 1

0 1 1 0 0 0 1 1

0 1 1 0 1 1 0 0

0 1 1 1 0 1 0 0

0 1 1 1 1 1 0 1

1 0 0 0 0 0 1 0

1 0 0 0 1 0 1 1

1 0 0 1 0 0 1 1

1 0 0 1 1 1 0 0

1 0 1 0 0 1 0 0

1 0 1 0 1 1 0 1

1 0 1 1 0 1 0 1

1 0 1 1 1 1 1 0

1 1 0 0 0 0 1 1

1 1 0 0 1 1 0 0

1 1 0 1 0 1 0 0

1 1 0 1 1 1 0 1

1 1 1 0 0 1 0 1

1 1 1 0 1 1 1 0

1 1 1 1 0 1 1 0

1 1 1 1 1 1 1 1

23 21 25 27 7 5 1 3

22 20 24 26 6 4 0 2

32 30 34 36 16 14 10 12

33 31 35 37 17 15 11 13

23 21 25 27 7 5 1 3

22 20 24 26 6 4 0 2

32 30 34 36 16 14 10 12

33 31 35 37 17 15 11 13

23 21 25 27 7 5 1 3

22 20 24 26 6 4 0 2

32 30 34 36 16 14 10 12

33 31 35 37 17 15 11 13

Рис. 8.1. Минимизация ФАЛ для двухразрядного

сумматора с групповым переносом

Описание схемы исследования

На рис. 8.2 изображена схема двухразрядного сумматора с групповым перено-

сом, соответствующего вышеприведенному описанию (8.1), (8.2), (8.3). Для задания

всех возможных кодов значений разрядных цифр используется генератор кодов –

GK из пользовательской библиотеки, созданный в лабораторной работе № 1.

Схема самого двухразрядного сумматора строится из логических элементов И-

НЕ и ИЛИ библиотеки ЛЭ программы. После набора схемы она должна быть поме-

щена в пользовательскую библиотеку под именем SUM2.

Для наблюдения временной диаграммы работы двухразрядного сумматора с

групповым переносом используется логический анализатор.

Функциональный генератор программы используется для задания тактовой

частоты работы схемы.

Рис. 8.2. Схема исследования двухразрядного сумматора с

групповым переносом

ФГ

– 0 +

SUM2

+5 В

1 К

ЛА

Содержание работы

1. Заполнить таблицу истинности для двухразрядного сумматора с групповым

переносом.

2. Выполнить минимизацию функций s

, s

и p

с использованием диаграмм

Вейча.

3. Набрать схему сумматора использованием ЛЭ И-НЕ, ИЛИ.

4. Выделить подсхему сумматора и поместить её в пользовательскую библио-

теку под именем SUM2, заместив в исходной схеме на библиотечный элемент.

5. Установить параметры выходного сигнала функционального генератора ФГ

(частота – 2 Гц, форма – прямоугольная, амплитуда – 2 В, смещение – 2 В).

6. Запустить процесс моделирования работы схемы.

7. На экране логического анализатора установить изображение временной диа-

граммы работы одноразрядного сумматора. Сначала временная диаграмма изобра-

жается при z

= 0, а потом – при z

= 1.

8. Сравнить временные диаграммы работы двухразрядного сумматора с груп-

повым переносом в двух режимах и сопоставить их с таблицей истинности.

Содержание отчёта

Отчёт должен содержать результаты исследования двух схем по следующим

пунктам.

1. Таблицу истинности для двухразрядного сумматора с групповым переносом.

2. Описание процедуры независимой минимизации трёх ФАЛ (двух для раз-

рядных сумм s

, s

и переноса в старший разряд p

) с использованием диаграмм

Вейча.

3. Схему исследования двухразрядного сумматора с групповым переносом.

4. Изображение временных диаграмм работы в двух режимах двухразрядного

сумматора от генератора кодов GK.

5. Выводы по результатам исследований, выполненных в настоящей работе.

Лабораторная работа № 9

ДВУХСТУПЕНЧАТЫЕ ТРИГГЕРЫ

Цель работы

: изучение принципов построения и функционирования двухсту-

пенчатых триггеров по схеме О(сновной)–В(едомый) или M(aster)–S(lave) (О–В или

M–S) .

Определение: триггером называется схема с положительной обратной связью,

имеющая два устойчивых состояния и выполняющая функции элемента памяти

цифрового автомата.

По условиям корректной работы цифровых автоматов их блок памяти должен

состоять из двух последовательно включенных запоминающих устройств, имеющих

двухфазную систему синхронизации. Эти условия для построения блоков памяти

цифровых автоматов выполняются при использовании в составе блоков памяти

двухступенчатых триггеров соответствующих структуре О–В или M–S. Поэтому

двухступенчатые синхронизированные триггеры имеют самое широкое распростра-

нение и выпускаются большими партиями в виде интегральных микросхем (ИМС).

Самым простым из таких триггеров является RS-триггер, схема которого, постро-

енная с использованием ЛЭ И-НЕ, приведена на рис. 9.1.

Характерная особенность всех триггеров – наличие положительной обратной

связи – на рис. 9.1 отражена перекрёстными связями с выходов ЛЭ на один из их

входов. Именно по этой причине RS-триггер имеет два устойчивых состояния.

Рис. 9.1. Принципиальная схема двухступенчатого RS-триггера

структуры О–В, построенного на ЛЭ И-НЕ

+5 В

1 К

Состояние первого RS-триггера (О – триггера) будет изменено в соответствии с

установленными сигналами на входах R и S только тогда когда входной сигнал

синхронизации C изменит своё состояние от лог. 0 до лог. 1. Состояние второго RS-

триггера (В – триггера) изменится в соответствии с установленными на входах R и

S только тогда, когда сигнал С на входе синхронизации изменит своё состояние от

лог. 1 до лог. 0. Поведение триггеров описывается таблицами переходов, которые

связывают выходные сигналы Q и

Q триггера с входными управляющими сигнала-

ми, например, с сигналами R и S для этого триггера.

Примером таблицы переходов синхронизированного RS-триггера является

табл. 8. Особенностью этой таблицы – наличие запрещённой комбинации входных

сигналов: R=1 и S =1. По этой таблице, интерпретируя её как таблицу истинности и,

минимизируя ФАЛ Q

, можно найти характеристическое уравнение RS-триггера

(9.1).

Таблица 8

C S R

↓ 0 0 0 0

↓ 0 0 1 1

↓ 0 1 0 0

↓ 0 1 1 0

↓ 1 0 0 1

↓ 1 0 1 1

↓ 1 1 0 ×

↓ 1 1 1 ×

Минимизированное характеристическое уравнение RS-триггера имеет вид

(9.1) QRSQ;∨=

при RS=0.

В табл. 8 стрелкой ↓ отмечено, что изменение значения выходного сигнала Q

происходит в соответствии с ранее установленными значениями входных управ-

ляющих сигналов при переходе значения синхросигнала C из лог. 1 в лог. 0.

Очень важной для практического применения является обратная таблица пере-

ходов (матрица переходов) триггера (табл. 9), которая строится по таблице перехо-

дов.

Таблица 9

Q Q

S R

0 0 0 ×

0 1 1 0

1 0 0 1

1 1 × 0

В табл. 8 и 9 символом × помечены любые (0 или 1) значения переменных и

ФАЛ.

Описание схемы исследования. На рис. 9.2 изображена схема исследования

триггеров типов D (без установочных входов) и JK (с высокоуровневыми сигналами

начальной установки) из библиотеки элементов программы.

Рис. 9.2. Схема исследования D и JK триггеров

+5 В

1 К

D TT

S TT

D TT

Содержание работы

1. Набрать схему синхронизированного двухступенчатого RS-триггера с ис-

пользованием библиотечных элементов программы по рис. 9.1.

2. По экспериментальным данным заполнить таблицу переходов синхронизи-

рованного RS-триггера.

3. По таблице переходов построить матрицу переходов и записать характери-

стическое уравнение RS-триггера как минимизированную по диаграмме Вейча

функцию переходов.

4. Набрать схему исследования D и JK триггеров по рис. 9.2.

5. По экспериментальным данным заполнить таблицы переходов для D и JK

триггеров.

6. По таблицам переходов построить матрицы переходов для D и JK триггеров

и записать их характеристические уравнения как минимизированные по диаграм-

мам Вейча функции переходов.

Содержание отчёта

Отчёт должен содержать результаты исследования трёх триггеров по следую-

щим пунктам.

1. Схемы исследования трёх триггеров.

2. Таблицы переходов для всех трёх триггеров.

3. Описание процедур минимизации трёх функций переходов с использовани-

ем диаграмм Вейча.

4. Характеристические уравнения для трёх исследованных триггеров.

5. Матрицы переходов для трёх исследованных триггеров.

6. Выводы по результатам исследований, выполненных в настоящей работе.

Лабораторная работа № 10

РЕГИСТРЫ

Цель работы

: изучение принципов построения и функционирования регистров

как устройств памяти для построения цифровых автоматов.

Определение: регистром называется схема, служащая для запоминания много-

разрядных двоичных слов (кодов) и состоящая из необходимого количества тригге-

ров.

По условиям корректной работы цифровых автоматов их блок памяти должен

состоять из двух последовательно включенных запоминающих устройств, имеющих