Гудилин А.Е. Архитектура ЭВМ, узлы и подсистемы

Подождите немного. Документ загружается.

мер, текст «3*9<2067».

Таблица 17

20 SPACE 21 ! 22 “ 23 # 24 $ 25 % 26 & 27 ‘

28 ( 29 ) 2A * 2B + 2C , 2D - 2E . 2F /

30 0 31 1 32 2 33 3 34 4 35 5 36 6 37 7

38 8 39 9 3A : 3B ; 3C < 3D = 3E > 3F ?

80 А 81 Б 82 В 83 Г 84 Д 85 Е 86 Ж 87 З

88 И 89 Й 8A К 8B Л 8C М 8D Н 8E О 8F П

90 Р 91 С 92 Т 93 У 94 Ф 95 Х 96 Ц 97 Ч

98 Ш 99 Щ 9A Ъ 9B Ы 9C Ь 9D Э 9E Ю 9F Я

A0 а A1 б A2 в A3 г A4 д A5 е A6 ж A7 з

A8 и A9 й AA к AB л AC м AD н AE о AF п

E0 р E1 с E2 т E3 у E4 ф E5 х E6 ц E7 ч

E8 ш E9 щ EA ъ EB ы EC ь ED э EE ю EF я

F0 Ё F1 ё

5. Экспериментально проверить правильность работы набранной схемы ПЗУ в

режиме чтения.

6. Остановить процесс моделирования.

7. Поместить набранную схему ПЗУ в пользовательскую библиотеку средства-

ми программы.

Некоторые программы моделирования, например Electronics Workbench вер.

5.12 имеют недостаточную мощность для моделирования электронной схемы с та-

ким большим количеством элементов.

Содержание отчёта

Отчёт должен содержать результаты исследования двух схем ПЗУ по следую-

щим пунктам.

1. Схему исследования ПЗУ с текстом «1 Апреля».

2. Таблицу программирования ПЗУ с текстом «1 Апреля» в формате: трёхраз-

рядный двоичный адрес/восьмиразрядный символ.

3. Схему исследования ПЗУ 8×8р. с текстом из восьми символов на русском

языке.

4. Таблицу программирования ПЗУ с выбранным текстом в формате: трёхраз-

рядный двоичный код/восьмиразрядный символ.

5. Выводы по результатам исследований, выполненных в настоящей работе.

Схема исследования ПЗУ

& DC

OE1

OE2

OE3

Ucc

GND

+ 5 В

DD1 74138

+5 В

1 К

+5 В

1 К

+5 В

1 К

+5 В

1 К

+5 В

1 К

+5 В

1 К

+5 В

1 К

+5 В

1 К

+5 В

1 К

31h

20h

80h

AFh

E0h

A5h

ABh

EFh

1 2 3 4 5 6 7 8

Лабораторная работа № 16

АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

Цель работы

: изучение способов управления и принципов построения ариф-

метическо-логических устройств как основных комбинационных узлов для по-

строения процессоров ЭЦВМ.

Определение: арифметическо-логическим устройством называется схема, слу-

жащая для определения результатов выполнения математических или логических

операций над одним или двумя двоичными кодами – операндами. АЛУ может быть

как чисто комбинационной схемой, так и содержать в своём составе запоминающие

устройства. Если схема является чисто комбинационной, то в её составе содержатся

отдельные узлы, выполняющие одновременно все математические и все логические

операции, доступные АЛУ. Тогда для выбора результата, соответствующего коду

операции, результаты которой требуются в текущий момент времени, выход нужно-

го узла коммутируется на выход АЛУ.

Таблица 18

S3 S2 S1 S0

Арифметические операции

M=0

Логические операции

M=1

0000 F=A F=A

0001 F=A

∨

BF=A

∨

0010 F=A

∨

BF=AB

0011 F= – 1 F=лог.0

0 1 0 0 F=A + AB F=AB

0101 F=AB+(A

∨

B) F=B

0110 F=A –B

–

1F=A

⊕

0111 F=AB

–

1F=AB

1 0 0 0 F=A + AB F=A

∨

1 0 0 1 F=A + B F=A

⊕

1010 F=AB+(A

∨

B) F=B

1011 F=AB

–

1F=AB

1100 F=A+ A F=лог.1

1101 F=A+(A

∨

B) F=A

∨

1110

F=A

+(A

∨

B) F=A

∨

1111 F=A

–

1F=A

Таким образом, исчерпывающим описанием АЛУ является сводная таблица

исполнения микрокоманд, например, табл. 18 для микросхемы К155ИП3 (74181).

Универсальная микросхема К155ИП3 представляет собой четырёхразрядное

АЛУ, предназначенное для выполнения 16 арифметических и 16 поразрядных логи-

ческих операций с двумя четырёхразрядными операндами. Схема имеет информа-

ционные входы A3–A0, B3–B0, управляющие входы S3–S0 и M, входной перенос с

предыдущего разряда C0. Код исполняемой операции подаётся на входы MS

На выходах F3–F0 получается результат операций, на выходе с открытым коллекто-

ром E – результат сравнения на равенство операндов в режиме выполнения логиче-

ских операций, на выходе C4 – перенос со старшего разряда АЛУ. Имеются два вы-

хода: генерации G переноса, распространения P переноса. Выходы G и P использу-

ются для управления схемой ускоренного переноса. Схема может выполнять одни и

те же операции как при активном высоком, так и при активном низком уровнях

входных сигналов. Наличию переноса с предыдущего разряда при выполнении

арифметических операций при активном высоком уровне соответствует уровень

лог. 0 на входе С. Наличию переноса со старшего разряда АЛУ соответствует уро-

вень лог. 0 на выходе С4.

Состояние входа М определяет выполнение арифметических или логических

операций. При выполнении математических операций на вход М должен быть по-

дан уровень лог. 0. С подачей на вход М лог. 1 запрещается выполнение переносов

и на выходах АЛУ появляются результаты логических операций.

Описание схемы исследования

На рисунке приведена схема исследования АЛУ К155ИП3 (74181). Код опера-

ции на входы «M», «S3», «S2», «S1», «S0» задаётся контактными переключателями.

Входной перенос также задаётся контактным переключателем. Выходные сигналы

«F3», «F2», «F1», «F0» индицируются цветовыми индикаторами. Выходной перенос

со старшего разряда C4 АЛУ инвертируется, а затем индицируется. На выход «E»

подключается резистор и источник питания, так как этот выход имеет схему с от-

крытым коллектором.

Содержание работы

1. Набрать схему исследования АЛУ (см. рисунок). Входные слова (операнды)

задать при подключении некоторых входов A и B либо к выходам лог. 1, либо к

общей точке источника питания.

2. Запустить процесс моделирования работы схемы.

3. Изменяя код операции (КОП) контактными переключателями «3», «2», «1»,

«0» и «M», получить результаты выполнения требуемых операций для заданных

операндов АЛУ на выходах «C4», «F3», «F2», «F1», «F0».

4. Сравнить экспериментально полученные результаты с теоретическими, вы-

численными по табл. 18.

Содержание отчёта

Отчёт должен содержать результаты исследования АЛУ по пунктам.

1. Схему исследования АЛУ.

Схема исследования арифметическо-логического устройства

К155ИП3 (74181)

+5 В

1 К

ALU

B0 F0

B1 F1

B2 F2

B3 F3

M C4

S3 E

S2 P

S1 G

S0 +Ucc

GND

DD1 К155ИП3

+ 5 В

+5 В

1 К

2. Результаты выполнения всех операций, задаваемых КОП, для установленных

операндов.

3. Выводы по результатам исследований, выполненных в настоящей работе.

Лабораторная работа № 17

ЦИФРО-АНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ

Цель работы

: изучение принципов построения цифро-аналоговых преобразо-

вателей и их согласования с аналоговыми и цифровыми узлами вычислительной

техники.

Определение: цифро-аналоговые преобразователи (ЦАП) обеспечивают преоб-

разование входной информации в цифровой форме в выходную информацию в ана-

логовой форме. Выходной сигнал ЦАП может быть получен в самых различных

формах, например, механического перемещения, пневматического давления, осве-

щённости, температуры.

Для электрической формы выходного сигнала, например, напряжения, ЦАП

называются преобразователями код–напряжение (ПКН).

Принцип цифро-аналогового преобразования состоит в суммировании эталон-

ных сигналов. В суммировании участвуют только те эталонные сигналы, для кото-

рых в соответствующих разрядах входного кода стоит единица. Для ПКН выходное

напряжение определяется следующим образом:

вых

=kU

оп

n–1

–1

+ a

n–2

–2

+…+ a

–n

)=kU

оп

–n

n–1

+ a

n–2

+…+ a

где U

оп

– опорное (эталонное) напряжение; a

– цифры двоичного n – разрядного ко-

да; k – коэффициент пропорциональности. Обычно цифровой код, подаваемый на

ЦАП для преобразования в аналоговую величину, является параллельным.

Описание схемы исследования

На рисунке приведена схема исследования двух ПКН различных типов. На вы-

ходе первого операционного усилителя DA1 устанавливается напряжение, полу-

ченное способом суммирования с помощью двоично-взвешенных сопротивлений.

На выходе второго операционного усилителя DA2 устанавливается напряжение,

полученное способом взвешенного суммирования на матрице резисторов R-2R. Для

экспериментальной оценки качества цифро-аналогового преобразования, чтобы об-

наружить необходимость учёта переходных процессов в цифровых узлах, в схему

ПКН с матрицей R-2R включен регистр-защёлка, а на ПКН с суммированием на

двоично-взвешенных сопротивлениях цифровой сигнал подаётся со счётчика – ге-

нератора кодов GK. Для получения временных диаграмм работы ПКН используют-

ся логический анализатор ЛА и осциллоскоп ЭО. Временной масштаб изображений

на экранах ЛА и ЭО согласуется при одновременном наблюдении изменений сигна-

ла младшего разряда входного кода.

Схема исследования преобразователей код–напряжение

1 К

ФГ

– 0 +

ЛА

ЭО

D0 T

DD1 К155ТМ7 (7475)

2 К

IN1

OUT

IN2

DA2

R1 *

IN1

OUT

IN2

DA1

1к

1 К

2 К 4 К 8 К

Содержание работы

1. Набрать схему исследования двух ПКН (см. рисунок).

2. Установить параметры выходного сигнала функционального генератора.

3. Запустить процесс моделирования работы схемы.

4. Изменяя сопротивление резистора R1, установить выходные напряжения

двух операционных усилителей равными.

5. Измерить выходное напряжение матрицы R-2R в точке А.

6. Установить устойчивые изображения временных диаграмм на экранах ос-

циллоскопа ЭО и логического анализатора ЛА. Зарисовать временные диаграммы

работы ПКН.

Содержание отчёта

Отчёт должен содержать результаты исследования двух ПКН по следующим

пунктам.

1. Схему исследования двух преобразователей код–напряжение.

2. Временные диаграммы работы двух ПКН, изображённые в одинаковом вре-

менном масштабе.

3. Выводы по результатам исследований, выполненных в настоящей работе.

Лабораторная работа № 18

АНАЛОГО-ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ

Цель работы

: изучение схемы построения преобразователей напряжения в код

с использованием метода последовательного приближения.

Определение: аналого-цифровые преобразователи (АЦП) обеспечивают полу-

чение цифровых кодов, пропорциональных величинам аналогового сигналы в опре-

делённые моменты времени. Процесс аналого-цифрового преобразования является

динамическим и каждое соответствие величины аналогового сигнала и его цифро-

вого эквивалента устанавливается через определённые интервалы времени, назы-

ваемые временным шагом дискретизации. Точность преобразования аналоговой ве-

личины в цифровой код определяется также и разрядностью результирующего кода.

Очевидно, что чем большим по количеству разрядов получается выходной цифро-

вой эквивалент, тем меньше погрешность преобразования. Преобразователи для оп-

ределенных типов аналоговых величин в код имеют конкретизированные названия,

например, преобразователи напряжения в код обозначаются аббревиатурой ПНК,

преобразователи тока в код обозначаются аббревиатурой ПТК.

Распространённой в настоящее время схемой ПНК является схема на основе

преобразователя код-напряжение (ПКН), помещённого в канал обратной связи схе-

мы слежения за входным аналоговым сигналом. Обычно эта схема работает с ис-

пользованием последовательного приближения за несколько шагов (итераций) на-

пряжения обратной связи, получаемого на выходе ПКН, к входному преобразуемо-

му напряжению.

Описание схемы исследования

На рисунке приведена схема исследования четырёхразрядного ПНК последова-

тельного приближения. Основным элементом схемы является ПКН с использовани-

ем матрицы R-2R. На первом шаге аналого-цифрового преобразования выходным

сигналом распределителя импульсов (ИМС счётчика DD1 К155ИЕ18 или 74163,

ИМС дешифратора DD2 К155ИД7 или 74138) устанавливается триггер DD3 и под-

ключается максимальный по величине разряд матрицы. Если величина выходного

напряжения матрицы больше, чем входное преобразуемое напряжение, на выходе

компаратора DA1, формируется сигнал низкого уровня и разрешается прохождение

следующего импульса с выхода ИМС К155ИД7 (74138) на сброс этого триггера. На

следующем шаге преобразования устанавливается следующий триггер и на выходе

матрицы формируется сумма напряжений соответствующих установленным разря-

дам кода. В зависимости от соотношения величины напряжения на выходе матрицы

и входного преобразуемого напряжения, компаратор формирует напряжение раз-

решающее или запрещающее сброс установленного триггера. Таким образом пере-

бираются последовательно все разрядные напряжения матрицы и после окончания

времени преобразования на выходах триггеров регистра последовательных при-

ближений DD3–DD6 формируется код, соответствующий величине входного пре-

образуемого напряжения R-2R. После окончания преобразования фронтом выход-

ного сигнала со старшего разряда счётчика – генератора кодов К155ИЕ18 (74163)

регистр последовательных приближений обнуляется и работа распределителя им-

пульсов запрещается на время существования импульса высокого уровня с выхода

счётчика. После возвращения счётчика в нулевое состояние процесс преобразова-

ния повторяется. Для получения временных диаграмм работы ПНК используются

двухканальный осциллоскоп программы. Преобразуемое напряжение получается с

выхода потенциометра R. Временная диаграмма работы преобразователя зависит от

величины напряжения, подаваемого на вход.

Схема исследования ПНК последовательного приближения

ФГ

– 0 +

+5 В

1 К

CT2

D0 Q0

D1 Q1

D2 Q2

D3 Q3

ENT

ENP

C RCO

LOA +Ucc

RES GND

DD1 К155ИЕ18

+5 В

& DC

OE1

OE2

OE3

Ucc

GND

+ 5 В

DD2 К155ИД7

S T

1 К

2 К

IN1 OUT

IN2

DA1

DD3

DD4

DD5

DD6

+ 5 В

1 К

VD1

VD2