Гласман К.Ф., Алексеева Л.А., Покопцева М.Н. Цифровые устройства и микропроцессоры (часть 2)
Подождите немного. Документ загружается.
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА
41
4.3. Устройства обработки асинхронного сигнала
Практически все системы цифровой обработки сигналов являются
синхронными. Под воздействием синхронизирующих, или тактовых,
импульсов обеспечивается точное временное согласование операций,
выполняемых различными устройствами системы. Данные, поступающие в
систему, как правило, являются асинхронными. Поэтому необходима
предварительная обработка входных данных, обеспечивающая их
синхронизацию с системными тактовыми импульсами.
4.3.1. Схема устранения влияния вибраций механических
контактов
При вводе данных в цифровые устройства часто используются
различные переключатели и клавиатуры, формирующие сигнал путем
замыкания-размыкания электрической цепи с помощью механических
контактов. Из-за вибраций контактов каждое замыкание или размыкание
цепи сопровождается определенным числом импульсов («дребезгом»). Для
устранения влияния вибраций и формирования одиночного импульса при
каждом переключении можно использовать асинхронный RS-триггер (рис.
4. 28).
Рис. 4.28. Устранения влияния вибраций
контактов: а – схема, б – временные
диаграммы
В исходном состоянии
1,0 == RS
и сигнал на выходе
0=Q
. При
размыкании нормально-замкнутого контакта возникает
последовательность импульсов на входе
S
, которая не меняет состояние
триггера. После полного размыкания на входах триггера нейтральная
комбинация
1,1 == RS
. Первое же замыкание нормально-замкнутого
42
контакта означает
0,1 == RS
и триггер переключается. Сигнал
Q
становится равным 1 и это состояние триггера не меняется при
дальнейших колебаниях уровня на входе
R
. Обратное переключение
триггера происходит только при первом замыкании нормально-замкнутых
контактов, когда
1,0 == RS
. Таким образом, при нормальном
переключении на выходе формируется одиночный импульс.
4.3.2. Синхронизаторы асинхронных сигналов
Для синхронизации вводимых в цифровые системы асинхронных
данных можно использовать динамический D-триггер (рис. 4.29).
Асинхронный сигнал поступает на вход
D
триггера, системные тактовые
импульсы - на вход . Уровень входного сигнала считывается по фронту
каждого тактового импульса и передается на выход триггера (с задержкой
на время ). Моменты изменения значения сигнала
C
p
t
Y
определяются
тактовыми импульсами (рис. 4.29б).
Рис. 4.29. Синхронизация сигналов: а – схема,
б – временные диаграммы
Недостатком схемы рис. 4.29 является то, что импульсы,
длительность которых меньше периода тактового сигнала, могут быть
пропущены. Этот недостаток устранен в схеме рис. 4.30.
Рис. 4.30. Регистрация коротких импульсов:
а – схема, б – временные диаграммы
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 2
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА
43
Входной сигнал поступает на асинхронный вход буферного
триггера , предназначенного для предварительной регистрации данных.
По фронту очередного тактового импульса данные переписываются в
основной триггер . Благодаря асинхронной записи в буферный триггер
короткие импульсы удлиняются и фиксируются (рис. 4.30б).
S
1
T
2
T
1
T
4.3.3. Цифровые мультивибраторы
Формирователи импульсов типа ждущих мультивибраторов с
резистивно-емкостными времязадающими цепями обладают сравнительно
невысокой помехоустойчивостью. В синхронных системах целесообразно
использовать цифровые мультивибраторы, выходной импульс которых
имеет длительность, кратную периоду тактового сигнала.
Схема, показанная на рис. 4.31, представляет собой ждущий
мультивибратор. Импульс, длительность которого равна периоду
тактового сигнала, формируется по положительному перепаду
запускающего сигнала
X
. По фронту очередного (после перепада
сигнала
X
) тактового импульса переключается триггер ,следующий
импульс опрокидывает (рис. 4.31б). На выходе элемента И формируется
синхронизированный с тактовым сигналом одиночный импульс
Y
.
1
T
2
T
Рис. 4.31. Ждущий мультивибратор: а – схема,
б – временные диаграммы
44
Если управляющий сигнал
X
имеет длительность меньше, чем
период , то его надо предварительно записать в буферный триггер
(подобно тому, как это сделано в схеме рис. 4.30).
C
Мультивибратор, формирующий одиночные импульсы при любом
изменении сигнала
X
, показан на рис.4.32. От схемы рис.4.31 отличается
тем, что вместо элемента И включен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ.
Выходной импульс синхронизирован с тактовыми импульсами .
Y
C
Рис. 4.32. Мультивибратор – регистратор
изменений сигнала: а – схема,
б – временные диаграммы
Для формирования импульсов большей, чем период ,
длительности можно использовать схемы, показанные на рис. 4.31 и 4.32.
Необходимо только на входы синхронизации триггеров подать импульсы,
полученные из исходного высокочастотного тактового сигнала с
помощью делителей частоты (счетчиков).
C
C
Программируемый цифровой мультивибратор, т.е. формирователь
импульсов, длительность которых определяется входным кодом, можно
построить на основе синхронного счетчика с параллельной
предустановкой (рис. 4.33). В исходном состоянии выходные переменные
представляют число, при котором формируется сигнал переноса
(например, 1111
2
=15
10
для 4-разрядного двоичного счетчика). При этом
0=== CRYE
, счетчик блокирован и не реагирует на импульсы . Если
подать импульс положительной полярности на вход
C
X
, то формируется
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 2
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА
45
значение
0=⋅= CRXL
. С очередным тактовым импульсом происходит
параллельный ввод в счетчик числа с входов
30
DD
−
. Если это число не
равно 1111
2
, то и
0=CR 1== CRE
. Блокировка по входу разрешения
счета
E
снимается и счетчик начинает считать входные импульсы. Когда
счетчик досчитает до конца, сигнал переноса
1
=
CR
, на входе разрешения
счета
E
появляется нулевой уровень, счет прекращается, и формирование
импульса
Y
заканчивается.
Рис. 4.33. Программируемый мультивибратор:
а – схема; б – временные диаграммы
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 2
46
Временные диаграммы рис. 4.33б иллюстрируют работу
мультивибратора при
1020123
70111
=
=
DDDD
. Под диаграммой сигнала
переноса указаны числа, определяемые выходными переменными
счетчика. После подачи импульса
CR
X
в счетчик вводится число 7
10
(по
фронту тактового импульса). Следующие импульсы меняют состояние
счётчика, увеличивая его на единицу в каждом такте. Когда состояние
выходных переменных становится равным 15
10
, на следующий импульс
счётчик уже не реагирует. Длительность импульса кратна периоду
тактового сигнала:
C
Y
CY
TkT ⋅=
,
где - дополнение числа, определяемого кодом на входах
параллельного ввода, до 15 (полный модуль счёта без единицы).
k
Объединяя несколько ИС счётчиков, можно строить
программируемые цифровые мультивибраторы на произвольную
длительность импульса. В схемах мультивибраторов можно использовать и
вычитающие счетчики.
ПОЛУПРОВОДНИКОВЫЕ
ЗАПОМИНАЮЩИЕ УСТРОЙСТВА
47
5. ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ
УСТРОЙСТВА
Память цифровых систем предназначена для хранения данных. Она
обычно имеет иерархическую структуру и состоит из нескольких частей
различного объема и быстродействия, между которыми распределяются
данные в зависимости от частоты их использования. Например, память
вычислительных машин подразделяется на внешнюю и внутреннюю.
Внешняя память имеет невысокое быстродействие, но большой объем. Она
строится обычно с использованием магнитных носителей информации.
Внутренняя память является основной и ее быстродействие должно быть
как можно более высоким. Она строится чаще всего с использованием
полупроводниковых запоминающих устройств - специализированных
интегральных схем памяти. В соответствии с выполняемыми функциями
внутренняя память делится на оперативные и постоянные запоминающие
устройства (ЗУ). Оперативные запоминающие устройства (ОЗУ)
позволяют записывать, хранить и считывать произвольные данные.
Информация, хранимая в постоянном запоминающем устройстве (ПЗУ), в
процессе работы системы не меняется и может только считываться.
Интегральные схемы памяти также делятся по своему функциональному
назначению на оперативные и постоянные ЗУ.
Количество и разрядность хранимых слов данных определяют
информационную организацию памяти. Произведение числа битов слова
на количество слов равно информационной емкости - максимальному
объему хранимой информации. Интегральные схемы ЗУ имеют различную
организацию. Например, ИС с информационной емкостью 1024 бит = 2
10
бит = 1К могут иметь организацию 1024 слов х 1 бит, 256 слов х 4 бит и
т.д. Микросхемы ОЗУ большой емкости (16К - 64К) являются
одноразрядными.
Каждое слово данных хранится в отдельной ячейке памяти. По
способу обращения к массиву ячеек запоминающие устройства делятся на
адресные и ассоциативные. В адресных ЗУ обращение к ячейкам памяти
производится по их физическим координатам, задаваемым внешним
кодовым словом - адресом. Адресные ЗУ, в которых допустим любой
порядок следования адресов, называют запоминающими устройствами с
произвольным обращением, или с произвольным доступом (выборкой). ЗУ,
в которых обращение к ячейкам памяти возможно только в порядке
возрастания или убывания адресов, представляют собой запоминающие
устройства с последовательным доступом (примеры таких ЗУ являются
регистры сдвига). В ассоциативных ЗУ поиск и выборка информации
48
осуществляется по содержанию произвольного количества разрядов
хранимых слов данных.
По способу хранения информации различают статические и
динамические ЗУ. Элементы памяти статических ЗУ представляют собой
бистабильные ячейки - триггеры. В динамических ЗУ для хранения
информации используются конденсаторы (для компенсации утечки заряда
конденсаторов выполняется периодическая регенерация состояния
элементов памяти).
Виды памяти, различаемые по признаку зависимости сохранения
записи при снятии электропитания: энергонезависимая память - ЗУ, записи
в которых не стираются при снятии электропитания. К этому типу памяти
относятся все виды ПЗУ и ППЗУ (программируемые ПЗУ) и
энергозависимая память - ЗУ, записи в которых стираются при снятии
электропитания. К этому типу памяти относится ОЗУ.
Полупроводниковые ЗУ отличаются по технологическому
исполнению (ЭСЛ, ТТЛ, И2Л, МОП). По уровням входных и выходных
сигналов ЗУ совместимы с логическими элементами одной из трех
основных систем: ЭСЛ, ТТЛ, КМОП.
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ ЧАСТЬ 2
ПОЛУПРОВОДНИКОВЫЕ
ЗАПОМИНАЮЩИЕ УСТРОЙСТВА
49
5.1. Оперативные запоминающие устройства
5.1.1. Принципы построения схем ОЗУ
Простейшей схемой, которая может использоваться для хранения
одноразрядного числа, является бистабильная ячейка - RS-триггер. Для
превращения триггера в элемент памяти надо дополнить схему
компонентами, позволяющими выбирать данный элемент из многих
других и управлять записью и считыванием. Логическая схема,
иллюстрирующая принцип построения элемента памяти ОЗУ, показана на
рис. 5.1. Вход является входом выборки элемента, - входом
разрешения записи. При
S
W
1
=
S
и
1
=
W
в триггер записываются данные,
присутствующие на входе
I
.
Если
0
=
S
и
0
=
W
происходит считывание
данных с выхода (выходной элемент И-НЕ имеет выход с открытым
коллектором, что позволяет объединять выходы нескольких элементов
памяти по схеме «монтажное ИЛИ»).
O
Рис. 5.1. Логическая схема замещения элемента
памяти ОЗУ
При построении схемы ЗУ для выборки одного из элементов памяти
используются дешифраторы. Схема ОЗУ с информационной емкостью 4
бита и организацией 4 слова х 1 разряд показана на рис. 5.2. Кодовое слово
на адресных входах дешифратора определяет один из четырех элементов,
доступных для записи или считывания. Схема имеет один вход
DI
и один
выход данных. Режим «запись» или «чтение» определяется сигналом
на входе
DO
RW /
(Write/Read).
50
Рис. 5.2. Схема ОЗУ с организацией
4 слова х 1 разряд
Наращивание разрядности ячейки памяти иллюстрируется схемой
рис. 5.3. Если на объединенных входах выборки единичный уровень, то
одновременно могут быть записаны или считаны все биты
четырехразрядного слова данных. ЗУ, показанные на рис. 5.2 и 5.3, имеют
одинаковую информационную емкость (4 бита).
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ ЧАСТЬ 2