Гласман К.Ф., Алексеева Л.А., Покопцева М.Н. Цифровые устройства и микропроцессоры (часть 2)

Подождите немного. Документ загружается.

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА

импульса переменные всех младших разрядов имели нулевое

значение.

Это означает, что схема вычитающего счетчика может быть

построена таким же образом, как и схема суммирующего (рис. 4.10а), но на

логику формирования переноса должны поступать сигналы с инверсных

выходов триггеров (на инверсных выходах уровни единичные тогда, когда

на прямых - нулевые). Если ввести в состав счетчика две схемы

формирования переноса, то можно изменять направление счета (рис.4.12а).

Если управляющий сигнал

1/ =DU

, то нижняя схема переноса,

подключенная к инверсным выходам триггеров, блокирована и счетчик

работает как суммирующий (отличие от схемы рис. 4.10а только в

инверсии выхода переноса и в нулевых активных уровнях по входам

разрешения счета и переноса). При

0/ =DU

блокирована верхняя схема

переноса и на входах и

триггера будет единичный уровень,

разрешающий переключение, если триггеры всех младших разрядов в

нулевом состоянии и

0== CEE

Рис 4.12. 4-разрядный двоичный синхронный

реверсивный счетчик:

а – схема

Рис 4.12. 4-разрядный двоичный синхронный

реверсивный счетчик:

б, в – временные диаграммы при

0== CEE

Сигнал переноса

0=CR

(активный по нулю) формируется в

режиме суммирования (

1/ =DU

) в том случае, если на выходах

код 1111 и

QQ −

0=CE

. При этом сигнал

0=CR

означает перенос единицы в

старшую секцию многоразрядного счетчика при поступлении очередного

импульса.

В режиме вычитания формируется сигнал

0=CR

, если на выходах

код 0000 и

QQ −

0=CE

. В этом случае можно интерпретировать

0=CR

как сигнал, по которому производится заем единицы из старшей

секции многоразрядного счетчика (в старшей секции код должен

уменьшиться на единицу при поступлении следующего импульса).

Временные диаграммы, иллюстрирующие работу реверсивного

счетчика, приведены на рис. 4.12б. Во время поступления первых четырех

импульсов счетчик работает в режиме прямого счета (

1/ =DU

). Каждый

импульс увеличивает на единицу выходной код. После 4-го импульса

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 2

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА

направление счета меняется (

0/ =DU

). Теперь с приходом каждого

импульса выходной код уменьшается на единицу. После 8-го импульса

выходной код равен 0000. На выходе формируется единичный

уровень, на выходе

- нулевой. По фронту следующего импульса все

триггеры переключаются в единичное состояние и одновременно,

благодаря сигналу

TT −

0=CR

(см. рис. 4.12в), уменьшается на единицу число,

записанное в старшей секции многоразрядного счетчика (предполагается,

что направление счета меняется одновременно во всех секциях).

Пример ИС:

К531ИЕ17 - 4-разрядный синхронный двоичный реверсивный

счетчик (рис.4.13). Значения уровней сигналов на выходах управления,

соответствующие различным режимам работы счетчика, приведены в

таблице 4.5.

Рис. 4.13. 4-разрядный синхронный двоичный

реверсивный счетчик К531ИЕ17

Таблица 4.5

Режим работы счетчика К531ИЕ17 (К531ИЕ16)

DU /

Режим

0 х х х

↑

Параллельный ввод

1 1 х х х Остановка счета

1 х 1 х х Остановка счета, запрещение переноса

1 0 0 1

↑

Прямой счет

1 0 0 0

↑

Обратный счет

4.2.4. Синхронный счетчик с входами прямого и обратного

счета

Подобно реверсивному счетчик с входами прямого и обратного

счета может работать и как суммирующий, и как вычитающий, но он имеет

два входа для импульсов. Импульс, поступающий на вход прямого счета,

увеличивает число, представленное выходным кодом, импульс на входе

обратного счета - уменьшает. Схема такого счетчика показана на рис.

4.14а.

Рис. 4.14. 4-разрядный синхронный двоичный

счетчик с входами прямого и обратного

счета:

а – схема

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 2

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА

Рис. 4.14. 4-разрядный синхронный двоичный

счетчик с входами прямого и обратного

счета:

б – диаграммы (прямой счет CD = 1),

в – диаграммы (прямой и обратный счет)

Счетчик построен на JK-триггерах, работающих по срезу тактового

импульса, на информационных входах которых

TT −

. На входы

синхронизации триггеров могут поступать как импульсы прямого счета

, так и импульсы обратного счета . Логические элементы 1-4

представляют собой схему стробирования, разрешающую прохождение

импульса к входу синхронизации триггера, если все триггеры

младших разрядов находятся в единичном состоянии (это условие работы

суммирующего счетчика). Если все триггеры находятся в

единичном состоянии, то на выходе

CU CD

формируется импульс

отрицательной полярности, переносящий единицу в следующую секцию

многоразрядного счетчика. Элементы 6-9 разрешают прохождение

импульса на тактовый вход триггера, если все триггеры младших

разрядов находятся в нулевом состоянии. Если все выходы равны

нулю, то на выходе

QQ −

появляется импульс отрицательной полярности,

занимающий единицу из следующей секции многоразрядного счетчика.

На входах и не должны одновременно присутствовать

нулевые уровни. Можно считать, что входные сигналы и

представляют собой непрерывающиеся импульсы отрицательной

полярности, по положительному перепаду которых происходит

соответственно прямой и обратный счет.

CU CD

Временные диаграммы для прямого счета показаны на рис.1.14б

(при ). Число, представленное кодом

1=CD

−

, увеличивается на

единицу по положительному перепаду импульсов прямого счета .

Когда это число равно 15 (

0123

QQQQ

) и

, на выходе

переноса

формируется нулевой уровень. По положительному перепаду

16-го импульса все триггеры устанавливаются в нулевое состояние.

Одновременно положительным перепадом

выполняется перенос

единицы в следующий по старшинству разряд многоразрядного счетчика.

На рис. 4.14в показана работа счетчика в режимах прямого и обратного

счета. После восемнадцати импульсов на входе прямого счета число,

представляемое входным кодом, равно 2 (по положительному перепаду 16-

го импульса был перенос единицы в следующий разряд с весовым

коэффициентом 2

=16). Импульсы на входе обратного счета

последовательно уменьшают число, определяемое кодом . Когда

оно достигает нуля на входе нулевой уровень, формируется сигнал

QQ −

займа единицы из следующей секции многоразрядного счетчика. Заем

выполняется по перепаду следующего импульса. Одновременно все

триггеры устанавливаются в единичное состояние. Переключение

триггеров является синхронным, так как импульсы (или )

поступают на тактовые входы всех триггеров с одинаковой задержкой.

T −

CU CD

Пример ИС:

К155ИЕ7 – 4-разрядный синхронный двоичный счетчик с входами

прямого и обратного счета (рис.4.15). Установка в нулевое состояние и

параллельный ввод

- асинхронные. Режимы работы приведены в

табл. 4.6.

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 2

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА

Рис. 4.15. 4-разрядный синхронный двоичный

счетчик с входами прямого и обратного

счета К155ИЕ7

Таблица 4.6

Режим работы счетчика К155ИЕ7 (К155ИЕ6)

Режим

1 х х х Установка в 0

0 0 х х Параллельный ввод

0 1

↑

1 Прямой счет

0 1 1

↑

Обратный счет

0 1 1 1 Остановка счета

4.2.5. Асинхронный двоично-десятичный счетчик

Десятичные, или декадные, счетчики широко используются в тех

случаях, когда результат счета необходимо отображать в десятичной

форме. Обычно выходные переменные представляют число импульсов в

натуральном двоично-десятичном коде. Такие счетчики называют

двоично-десятичными. Связь между числом входных импульсов и

значениями выходных переменных для двоично-десятичного

суммирующего счетчика указана в табл. 4.7. Для импульсов от 0 до 9 она

повторяет таблицу двоичного счетчика. Но в ответ на десятый импульс все

выходные переменные двоично-десятичного счетчика устанавливаются в

нуль, и формируется сигнал переноса в декаду следующего, более

старшего десятичного разряда.

Таблица 4.7

Таблица состояний двоично-десятичного суммирующего счетчика

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

10 1 0 1 0

Схема асинхронного двоично-десятичного счетчика приведена на

рис. 4.16а. Он построен на JK-триггерах типа M-S, срабатывающих по

срезу тактовых импульсов. От двоичного счетчика (рис. 4.7а) его отличают

две особенности. Во-первых, для того, чтобы предотвратить переход

триггера T

после десятого импульса из нулевого в единичное состояние,

выход

подключен к входу J триггера T

. До 8-го импульса

триггер переключается по отрицательному перепаду Q

(рис. 4.7б). После

8-го импульса на информационных входах триггера T

== QJ

и K=1 (в

соответствии с табл. 2.3 [1]) предотвращает переход T

в единичное

состояние. Во-вторых, для того, чтобы T

перешел в нулевое состояние

после десятого импульса на его вход C необходимо подать Q

, так как

остальные разряды Q

и Q

в этот момент не меняются. Необходимая

последовательность переключения обеспечивается с помощью элемента И.

Единственный отрицательный перепад, при котором Q

· Q

= 1,

происходит после 8-го импульса. При этом T

меняет свое состояние на

противоположное, т.е. Q

переходит к единичному значению. По срезу

10-го импульса Q

· Q

= 0 и по отрицательному перепаду Q

триггер T

переходит в нулевое состояние.

Двоично-десятичные счетчики могут использоваться и в качестве

делителей частоты (период Q

в 10 раз больше периода C).

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 2

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА

Рис. 4.16. Асинхронный двоично-десятичный

счетчик: а – схема, б – временные

диаграммы

Пример ИС:

К155ИЕ2 - двоично-десятичный счетчик (рис. 4.17). Имеет

объединенные по И входы сброса R

и установки R

. ИС содержит триггер

(вход C

и выход Q

) и делитель частоты на 5 (триггеры T

– T

) с

входом C

и выходами Q

– Q

Рис. 4.17. Асинхронный двоично-десятичный

суммирующий счетчик К155ИЕ5

Для получения двоично-десятичного счетчика необходимо с

помощью внешних соединений подключить Q

к C

. Если ИС

используется как делитель частоты, то допустимо входной сигнал подавать

на C

, а выход Q

подключить к C

. Тогда Q

будет выходом делителя

частоты на 10.

4.2.6. Синхронный двоично-десятичный счетчик

Синхронный двоично-десятичный счетчик нетрудно построить на

основе схемы рис.4.9а, в которую нужно внести два изменения. Для того,

чтобы блокировать переключение после 10-го импульса, вводится

обратная связь с выхода

на вход логического элемента 1,

формирующего сигнал разрешения переключения триггера

До 8-го

импульса

, и обратная связь не препятствует изменению состояния

. Для возвращения в нулевое состояние после 10-го импульса

соединяется с входом

триггера (при этом

1,0 =

принимает нулевое значение). По фронту 8-го импульса

⋅⋅

QQJ

и , поэтому триггер меняет свое состояние и принимает

единичное значение.

== QK

Добавляя к основной схеме (рис. 4.18) дополнительные логические

элементы, нетрудно получить двоично-десятичные счетчики различных

типов, например, реверсивный, с входами прямого и обратного счета и т.п.

Примеры ИС:

К155ИЕ9 - синхронный двоично-десятичный счетчик. Подобен

двоичному счетчику К555ИЕ10. Имеет такую же нумерацию выводов.

Таблицы их режимов также совпадают (таблица 4.4). Временные

диаграммы (рис. 4.10) отличаются тем, что сигнал переноса CR

формируется при коде выходных переменных, представляющем число 9

(1001

2-10

), а не 15 (1111

=15

К531ИЕ16 - синхронный двоично-десятичный реверсивный

счетчик. Подобен двоичному счетчику К531ИЕ17. У них совпадает

нумерация выводов и таблицы режимов. Сигнал переноса в режиме

вычитания формируется при нулевой комбинации выходных переменных

(как и в ИЕ17), в режиме суммирования при выходном коде 1001

2-10

К155ИЕ6 - синхронный двоично-десятичный счетчик с входами

прямого и обратного счета, подобен двоичному счетчику К155ИЕ7. Имеет

такую же нумерацию выводов и таблицу режимов. Сигнал займа

формируется при тех же условиях, что и в счетчике ИЕ7. Сигнал

переноса

формируется при достижении кодовой комбинации

выходных переменных, представляющей число 1001

2-10

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 2