Ершов С.С. Архитектура и организация ЭВМ

Подождите немного. Документ загружается.

121

j=1

j=2

j=3

КС

РгМ

Опрос

«Нет Прер»

{Прер j,i}

Рг Зпрс

Рис. 2.44. Приоритетная схема с групповыми приоритетами

...

«Нет Прер»

Продолжение

опроса

прос

(j=2)

Прер 3,1

Прер 3,2

j=3

3,1

3,2

Рис. 2.45. Реализация групповых приоритетов

122

В этом старом ССП главные поля: код прерывания КП и адрес возврата из преры-

вания АВ. Эти поля будут использованы обработчиком, общим для всего класса

прерываний: ветвление внутри класса по КП и возврат к прерванной программе

(АВ) путем пересылки старого ССП в регистр ССП, где оно снова получает статус

Текущее ССП».

В мини- и микроЭВМ (ПЭВМ) реализуется так называемый механизм век-

торных прерываний (п. 2.4.3.2).

Следует еще отметить многообразную роль масок:

—

определение статуса запросов на прерывание. «Ждущий/Мгновенный»

(маски на входе регистра прерываний);

—

обеспечение выбранной дисциплины обслуживания прерываний (ОП, АП

или СП);

—

организация приоритетов «Статические/Динамические (программно управ-

ляемые)»;

—

защита от прерываний того же класса.

Последняя функция масок связана с реентерабельностью (реентрантностью,

повторной входимостью) программ. Если такая программа выполнена не до конца,

возможно ее повторное исполнение сначала (обычно это достигается путем буфе-

ризации всех промежуточных данных). Если же программа не обладает свойством

повторной входимости, защита от прерываний того же класса

совершенно необхо-

дима. И это достигается просто: нулевая маска на входе регистра запросов. Кста-

ти, механизм ССП сам по себе (независимо от реентрантности обработчика) не

допускает повторной входимости —

старые ССП не могут накладываться друг на

друга.

2.4.3.2. Организация векторных прерываний

Векторные прерывания впервые появились в миниЭВМ (например, СМ ЭВМ),

где различались внешние (в нашей классификации —

внешние и вводо-выводные)

и внутренние (от схем контроля, программные —

недействительный адрес НДА,

неправильная спецификация НСП, некорректный код операции НКО, системные

—

трассировка Т, вызов обработчика TRAP, EMT, IOT) прерывания.

Термин «вектор» может быть интерпретирован как одномерный массив (вектор

состояния PS.PC, вектор прерывания — тоже пара PS.PC) или как стрелка-

указатель на начальный адрес обработчика прерываний.

PS — это состояние процессора (ССП, рис. 2.46), PC — содержимое про-

граммного счетчика (СчАК). Вектор состояния (ВС) передается в стек прерыва-

ний, где возможно наложение ВС. PC

здесь — фактически адрес возврата из пре-

рывания (АВ).

123

Рис. 2.46. Слово состояния процессора СМ ЭВМ (ПРТ —

текущий приоритет

процессора 0…7, Т —

флаг трассировки, N — флаг результата,

Z —

нулевой результат, V — переполнение, С — перенос)

Векторы прерываний (ВП) хранятся (должны быть подготовлены) в начальной

(системной) области оперативной памяти НОП. Каждый вектор ВП (и ВС) зани-

мает 2+2=4 байта. Для выборки нужного ВП нужно задать его адрес АВП. Напри-

мер, 024

означает адрес первого байта вектора прерываний по сбою питания (PC

Low —

младший байт PC). В процедуре прерывания в стек передается ВС (снача-

ла PS), а из НОП принимается ВП (сначала PC).

Схема запроса и разрешения прерываний в СМ ЭВМ объединяет собственно

прерывания (уровни 7…4) и приостановки ПДП (Запрос ПДП (ЗПД)

и Разрешение ПДП (РПД)). Так называемые внутренние прерывания так же раз-

личались по приоритету, как и

внешние. И те и другие, а также запросы ПДП, об-

рабатывались в специальном блоке процессора АРБИТР. При этом запросы ПДП

были «вне конкуренции».

Одно и то же ВУ могло быть подключено к уровню ПДП и к одному из уров-

ней (7…4) прерываний. Например, это мог быть дисковый накопитель. Дисципли-

на обслуживания

прерываний была двоякая: АП для уровней приоритета (межу-

ровневая ДО) и ОП для запросов одного уровня.

2.4.3.3. Прерывания в ПЭВМ

Термины, которые здесь используются:

—

порт (регистр с адресом на шине);

—

внешнее устройство (ВУ, может иметь несколько портов);

—

адаптер;

—

контроллер ВУ (фактически — просто управляющий автомат);

—

интерфейсный блок (в системе CAMAC — функциональный модуль);

—

контроллер прерываний (централизованное средство, обслуживающее мно-

жество ВУ);

— схема опроса (источников запросов на прерывание).

Способы организации прерываний классифицируются:

— с участием микропроцессора;

124

— без участия микропроцессора (на самом деле он нужен — на этапе инициа-

лизации контроллера прерываний).

Простейший и незатратный способ — программный последовательный опрос,

полинг (рис. 2.47).

МкПц

Магистраль (Системная шина)

Кмт1

ВУ1

Кмт1

ВУ1

...

INT

Рис. 2.47. Полинг

В схеме полинга обобщенный сигнал запроса на прерывание передается на

вход процессора INT, и, если прерывание разрешено (IF=1), процессор приступает

к поочередному опросу устройств (ВУ1, …). Первое из этих устройств, самое ло-

гически близкое к процессору, обнаруживает состояние запроса на прерывание

и таким образом себя идентифицирует.

Схема аппаратного последовательного опроса (

рис. 2.48) способна реализовы-

вать разные дисциплины обслуживания (БП, АП или ОП, табл. 2.6).

Здесь пара счетчик Сч и дешифратор Дш образуют так называемый распреде-

литель сигналов (РС). Единичный сигнал последовательно появляется на выходе

дешифратора 0, 1, 2, … . Очевидно, N≤2

. Как только запрос на прерывание от ВУ

0, 1, …, N обнаруживается, триггер Т переводится в состояние «1», вход счетчика

от генератора импульсов ГИ блокируется и вырабатывается сигнал INT. Процес-

сор считывает состояние Сч и тем самым идентифицирует устройство, запросив-

шее прерывание, и соответствующий обработчик. Здесь счетчик рассматривается

как порт, имеющий «адрес на шине».

В случае

дисциплины обслуживания прерываний БП триггер обнуляется толь-

ко после окончания ФОП для соответствующего запросчика прерываний («после»

в табл. 2.6).

«При» означает «во время ФОП». Очевидно, в случае АП разрешаются вло-

женные прерывания: счетчик обнуляется и всё повторяется (0, 1, …). Правда, надо

еще принять меры против взаимного вложения менее приоритетных прерываний

(на рис. 2.48

это не показано).

Для организации ОП необходимо обнулять триггер и счетчик только после со-

ответствующей ФОП.

125

МкПц

Магистраль

INT

ГИ

Дш

РС

Сч

«0» (ОП)

0 1 N

ИЛИ

...

Рис. 2.48. Схема аппаратного последовательного опроса

Таблица 2.6

Обнуление

Тг:=0 Сч:=0 ДО

После

— БП

При

При АП

После

После ОП

126

В схеме аппаратного параллельного опроса (рис. 2.49) арбитраж (конкурс)

приводит к образованию на линиях данных b

n-1

…b

значения наивысшего

(наибольшего численного значения) приоритета для всех устройств, участвующих

в «конкурсе».

Подробно (рис. 2.49) показана схема алгоритма в i-м устройстве. Регистр при-

оритета реализован с помощью перемычек («джамперов»), микро-переключателей

или как интегрально-микросхемный регистр с адресом на шине.

На время арбитража изменение состояния триггеров запроса всех ВУ запреща-

ется (*

на рис. 2.49).

При наличии общего сигнала INTE (разрешение прерываний) и единичного

состояния триггера запроса формируется f, равное 1.

Сигнал b

n-1

,…) на выходе конъюнктора с открытым эмиттером ( ) может

быть «свой» или «чужой» (внешний). Во всяком случае, устройство исключается

из конкурса (проигрывает из-за низкого уровня приоритета) или конкурс продол-

жается (табл. 2.7) —

на уровне «нижележащих» разрядов значения приоритета (n-

1, …). В самом младшем разряде (1) логическая схема представлена единствен-

ным элементом — конъюнктором

. Все остальные разряды имеют по 4 элемента

(2 конъюнктора, 1 дизъюнктор и 1 инвертор).

Фактически представленная здесь схема не является полностью параллельной

—

есть элемент последовательного действия («сверху вниз»), т.е. можно сказать

«схема параллельно-последовательного (смешанного) опроса» (по аналогии, на-

пример, со счетчиками такого типа сквозного переноса).

Таблица 2.7

Арбитраж

Интерпретация

0 1

Продолжение оп-

роса

1 0

Исключение из

конкурса

0 — Невозможно

1 1

Продолжение оп-

роса

Проблема «свой-чужой» с помощью открытого эмиттера легко разрешается —

соединяются в одну точку эмиттеры всех таких каскадов (общий эмиттерный ре-

зистор).

Аналогичная схема реализуется в так называемых локальных арбитрах интер-

фейса MCA (micro channel architecture). Правда, там выделяется не наибольшее,

а наименьшее числовое значение, и используется открытый коллектор (монтажное

ИЛИ «по 0», здесь же — «по 1»).

127

Рис. 2.49. Аппаратный параллельный опрос

128

Прерывания в ПЭВМ на базе семейства микропроцессоров i86 организуется

в соответствии со схемой рис. 2.50.

ПКП

(APIC)

Пц

Внутренние

прерывания

NMI

АВП

INTR

INTA

КНТ

ВУ

IRQ

...

Рис. 2.50. Прерывания в i86

Сокращения на рис 2.50:

Пц — процессор;

IF — флаг общего разрешения прерываний;

NMI — вход немаскируемых прерываний (none maskable interrupt);

АВП — адрес вектора прерываний;

INTR — запрос на прерывание от ПКП (interrupt request);

ПКП — программируемый контроллер прерываний;

APIC — advanced programable interrupt controller (то же, что и ПКП,

«продвинутый» — улучшенный);

IRQ — запрос на прерывание от ВУ;

Кнт — контроллер ВУ (его устройство управления,

управляющий

автомат).

Прерывания в i86 классифицируются так:

— внешние

немаскируемые (NMI);

маскируемые (ПКП, INTR, IF);

— внутренние

особые случаи (исключительные ситуации, исключения; переполне-

ние, ошибка деления, …);

программные (системные; INT);

пошаговые (TF, трассировка).

Кроме того, есть прерывания «программные» (системные) и «аппаратные» (все

остальные).

Наша 5-классная классификация здесь, конечно, отражена:

— прерывание от схем контроля —

это NMI;

129

— программные прерывания — это «особые» случаи;

— системные —

это то, что названо в i86 «программные» и «пошаговые»;

— внешние и вводо-выводные прерывания —

это маскируемые внешние

(через ПКП) прерывания i86.

«Немаскируемые» внешние прерывания (NMI) ранее связывались с аварией

системы питания, теперь — с ошибкой оперативной памяти. Кстати, они все-таки

могут быть замаскированы (название не оправдывается).

Прерывания трассировки (флаг TF в регистре флагов F или EF) — это отла-

дочные прерывания. После выполнения каждой команды обработчик такого пре-

рывания выводит

(на экран дисплея, …) затребованную информацию (содержимое

регистров, ячеек памяти, …).

В рабочем режиме TF=0 и прерывания трассировки не происходят.

Действия ПКП существенно зависят от типа используемой микросхемы. ПКП

КР580ВН59 (i8259) работает в 3 циклах INTA. В каждом из них ПКП выдает один

байт на шину данных. Байт В1 — это КОп CALL, байты В2 и В3

вместе (В3.В2)

определяют начальный адрес обработчика. Таким образом, ПКП ведет себя как

оперативная память — 3 последовательных однобайтных ячейки.

ПКП КР580ВН59А (i8259A) работает всего в 2 циклах INTA. Во 2-м цикле он

выставляет на линии данных КТП. КТП.00 или КТП.000 далее определяют поло-

жение ВП (в начальной области оперативной памяти НОП или в

таблице IDT).

В процедуре прерывания первый шаг связан с сохранением в стеке содержимо-

го регистра флагов (F или EF). Затем (2-й шаг) сбрасываются флаги Т и I, в стек

передается содержимое CS (3-й шаг). Новой значение CS берется из ВП (НОП, 2-е

слово ВП)

— 4-й шаг. IP записывается в стек (5-й шаг). Новый IP изымается из ВП

(1-е слово)

— 6 шаг. Теперь все готово к выполнению 1-й команды обработчика.

В реальном (R-) режиме работы процессора каждый вектор прерывания в НОП

занимает 4 байта (IP.CS). Всего разных значений КТП — 256, отсюда емкость

НОП для ВП составляет 4*256=1024=1Кбайт. Начальный адрес обработчика на-

ходится, как обычно:

нач

=CS.0000+IP (20 двоичных разрядов).

В защищенном (P-) режиме используется таблица дескрипторов прерываний

IDT. В этой таблице допускаются дескрипторы 3 видов: ШЗ (шлюз задачи), ШП

(шлюз прерываний), ШСП (шлюз специальных прерываний). В системном реги-

стре IDTR размещается «База IDT» (физический адрес) и «Предел IDT». Адрес

в IDT — это КТП.000.

ШЗ используется для переключения задач. При этом из ШЗ извлекается

16-

разрядный селектор TSS (task status segment —

сегмент состояния задачи).

13 разрядов селектора — это индекс GDT, т.е. фактически адрес дескриптора TSS

(DTSS). Поле «База» DTSS — это и есть физический адрес сегмента TSS («вхо-

дящей задачи»).

130

В случае ШП, ШСП из дескрипторов (ШП или ШСП) извлекается виртуаль-

ный адрес обработчика: 16 двоичных разрядов селектора и 16 (32) двоичных раз-

рядов вторичного смещения. Селектор позволяет обратиться к GDT или LDT, где

должен быть найден дескриптор сегмента кода. Из этого дескриптора извлекает-

ся вторичная база для формирования физического адреса сегмента кода (обработ-

чика).

ПКП

КР580ВН59 (i8259) имел всего 8 «каналов» — входов для запроса на пре-

рывание (IR0, … , IR7). Расширение (до 64 входов) обеспечивалось каскадирова-

нием ПКП: один ведущий и до 8 ведомых. Основной обмен с центральным про-

цессором связан с выходным сигналом INT и входным ответным INTA.

Инициализация (подготовка) ПКП первично требовала для определения внут-

реннего адреса в ПКП учета трех

обстоятельств: значение А{0}, признаки в запи-

сываемом байте, порядок задания байтов ICW1…3 и OCW1…3.

Предусматриваются режимы работы ПКП с фиксированными (статическими) и

с динамическими приоритетами. В последнем случае реализуется «циклический

сдвиг приоритетов» (близко к дисциплине БП). Имеется так же регистр масок IMR

(«на входе» в регистр прерываний IRR/ISR).

Процедура переключения задач во многом аналогична

процедуре прерыва-

ний. В процессорах i486+ она поддерживается так называемыми аппаратными

средствами мультизадачности.

Одновременно реализуется одна задача (процесс). Ей соответствует контекст

(среда).

Специальных команд переключения задач нет. Используются команды меж-

сегментного перехода (JMP) или межсегментного вызова (CALL), а также преры-

вания, в том числе, особые случаи.

JMP и CALL могут быть прямые — сразу с выходом

на дескриптор TSS (сег-

мента состояния задачи) в GDT или косвенные — через шлюз задачи ШЗ (в IDT).

Переключение задач по прерываниям — только косвенное — через ШЗ.

Обычный вызов подпрограммы CALL сохраняет содержимое нужных регист-

ров в стеке, программы могут быть реентрантными (обладающими свойством по-

вторной входимости). При переключении задач по CALL создается новая среда,

содержимое EFLAGS сохраняется,

но не в стеке, а в сегменте TSS. Задачи нереен-

трантны. Необходимо отметить также, время реакции (в сравнении с процедурой

прерывания) и время программного обслуживания — значительно бóльшие.

Можно специально выделить такие средства поддержки мультизадачности:

— сегмент TSS (находится в оперативной памяти);

— дескриптор TSS (в GDT);

— регистр задачи (TR);

— шлюз задачи (в LDT, IDT).

Значение поля «Предел

» в дескрипторе TSS — не менее 103 (67h), т.е. мини-

мальная длина TSS составляет 104 байта.