ТЕМА 3. МОДЕЛЬНОЕ ПРЕДСТАВЛЕНИЕ СРЕДСТВ И СИСТЕМ УПРАВЛЕНИЯ (ССУ)
Лекция 5. Методы формирования моделей ССУ
Автоматизированное проектирование средств и систем управления. Курс лекций
87
Основные достоинства узлового метода:
1. Малая размерность математической модели объекта;
2. Отсутствие проблемы топологических вырождений, поскольку узло-
вые потенциалы независимо от топологии схемы всегда образуют невырож-
денный базис;
3. Простота формирования ММ системы (ММС) в виде алгоритма, ко-
торому соответствует ММС в неявной форме и, как следствие, простота реа-
лизации неявных методов решения ОДУ;
4. Простые алгорит
мы работы с многополюсными элементами, что по-
зволяет разрабатывать библиотеки ММЭ с вложенными элементами.
Недостатки узлового метода:
1. Ограничение на вид компонентного уравнения;
2. Методы численного интегрирования ОДУ при формировании ММС
встраиваются в компонентные уравнения реактивных ветвей.
Современные автоматизированные методы формирования дискретных
устройств СУ в САПР основаны на использовании входных языков логиче-
ского уровня, которые чаще всего создаются как непроцедурные. Логиче-
ский уровень характеризуется испо
льзованием моделей, составляемых из
моделей отдельных логических элементов (триггеров, элементов И-HE, ИЛИ-
HE) Эти модели могут отражать выполнение логических функций с учетом
временных задержек. Модель, отражающая протекающие в схеме процессы,
называется асинхронной. Модель, отражающая отдельные состояния схемы
(чаще всего установившиеся), называет
ся синхронной. Другими словами,
асинхронная модель – это имитационная модель, представленная средствами
функционально-логического уровня.
Описание схемы на входном языке задаются в виде списка элементов
моделируемой схемы. В каждой строке списка указывают: тип очередного
элемента, его имя или имена его выходов, связи входов элементов с выхода-
ми други
х элементов, возможно указание задержки. Все связи имеют свои
имена, обычно совпадающие с именами соответствующих выходов элемен-
тов. Отдельные строки служат для перечисления выходов элементов, являю-
щихся выходами всей схемы, и задания входных последовательностей, реак-
ция на которые должна быть получена как результат моделирования.
Примером языка моделирования дискретных электронных устройств
на логическом уровне мож
ет служить язык VHDL (Very high-speed integrated
circuits Hardware Design Language), ут
вержденный в качестве международно-
го стандарта IEEE 1076 в 1987 году. Язык VHDL успешно используется и при
синтезе устройств [2
].
В дальнейшем стандарт корректировался и расширялся, новые версии
приняты в 1993 и 1999 годах. Так, версия 1999 году, получившая индекс
IEEE 1076.1, содержит средства описания аналоговых и смешанных моделей.