Вставская Е.В. Архитектура ЭВМ, систем, сетей, лекции

Подождите немного. Документ загружается.

Разделённый драйвер легко программируется при использовании ВВ,

отображенного на память, так как для динамического вычисления адресов

регистров ВВ доступны режимы косвенной и базовой адресации. В

микропроцессоре КР580 абсолютный адрес регистра ВВ является частью

команд IN и OUT, поэтому запрограммировать разделённый драйвер без

модификации программы невозможно.

1.7.1 ПРОГРАММНЫЙ ВВОД-ВЫВОД

Данный режим характеризуется тем, что все действия по ВВ

реализуются командами прикладной программы. Наиболее простыми эти

действия оказываются для "всегда готовых" периферийных устройств,

например индикатора на светодиодах.

При необходимости ВВ в соответствующем месте программы

используются команды IN или OUT. Такая передача данных называется

синхронным или безусловным ВВ.

Однако для большинства периферийных устройств до выполнения

операций BВ необходимо убедиться в их готовности к этим операциям, т. е.

ВВ оказывается асинхронным. Общее состояние устройства характеризуется

флажком готовности READY, называемым также флажком

готовности/занятости READY/BUSY. Иногда состояния готовности и

занятости идентифицируются отдельными флажками READY и BUSY,

входящими в слово состояния устройства. Интерпретация флажка READY в

устройствах ввода и устройствах вывода различна. Для устройств ввода

обычно принимается следующая интерпретация флажка READY и

выполняемых с ним операцией:

- состояние READY = 0 означает отсутствие входных данных в регистре

ввода;

- состояние READY=1 определяет наличие входных данных;

- подпрограмма инициализации сбрасывает флажок READY;

- при загрузке входных данных в регистр данных флажок READY

автоматически устанавливается;

- при вводе (считывании) данных процессором флажок READY

сбрасывается.

Для устройств вывода соответствующие состояния и действия имеют

несколько другой смысл:

- состояние READY=0 означает недоступность регистра вывода для

приёма данных от процессора;

- состояние READY=1 сигнализирует о доступности регистра вывода;

- подпрограмма инициализации устанавливает флажок READY;

- при восприятии выходных данных из регистра вывода

непосредственно в устройство флажок READY автоматически

устанавливается;

- при выводе (записи) данных процессором флажок READY

сбрасывается.

Процессор проверяет флажок готовности с помощью одной или

нескольких команд. Если флажок установлен, инициируется собственно ввод

или вывод одного или нескольких слов данных. Когда же флажок сброшен,

процессор выполняет цикл из 2-3 команд с повторной проверкой флажка

READY до тех пор, пока устройство не будет готово к операциям ВВ. Данный

цикл называется циклом ожидания и реализуется в различных процессорах

по-разному. Например, для процессоров СМ цикл ожидания устройства,

флажок готовности которого находится в старшем, 7-м бите байта состояния с

адресом CSR, имеет следующий вид:

Метка Код Операнд Комментарий

WAIT: TSTB CSR ;Проверка бита готовности

BPL WAIT ;Зацикливание, если

устройство

;не готово

Команда TSTB проверки байта устанавливает признак N=1, когда бит 7

содержит единицу. Если признак N=0, команда BPL передаёт управление

команде с меткой WAIT, что и обеспечивает зацикливание. Следующая за

циклом ожидания команда MOV осуществляет непосредственную передачу

данных.

В микропроцессоре КР580 аналогичные действия выполняет следующий

фрагмент:

Метка Код Операнд Комментарий

WAIT: IN CSR ;Ввод состояния

ORA A ;Установка признаков

JP WAIT ;Зацикливание до

;готовности

Предполагается, что CSR - 8 - битный адрес регистра управления и

состояния, а флажок READY находится в старшем бите регистра, который

при выполнении команды ORA A интерпретируется как знаковый разряд.

Следующая за циклом ожидания команда IN может произвести ввод данных

из регистра ввода с другим адресом DATA. А для вывода этих данных

необходимо сначала передать их в аккумулятор и затем вывести с помощью

команды OUT.

Основной недостаток программного ВВ связан с непроизводительными

потерями времени процессора в циклах ожидания.

Например, при выводе данных на перфоленту (скорость до 150 символов/

с) или на пишущую машинку (скорость до 25 символов/с) практически всё

время процессора приходится на бесполезные циклы ожидания, в которых он

не выполняет никакой полезной работы. К достоинствам программного ВВ

относят простоту его реализации, не требующей дополнительных аппаратных

средств.

1.7.2 ВВОД-ВЫВОД В РЕЖИМЕ ПРЕРЫВАНИЙ

При организации в ЭВМ системы (или подсистемы) прерываний

непроизводительные потери времени процессора в циклах ожидания резко

сокращаются.

Последовательность событий при прерываниях. Каждое периферийное

устройство может посылать в процессор сигнал INT запроса прерывания или

запроса на обслуживание, когда оно готово к операциям ВВ, т. е. требует

немедленной реакции процессора. По существу, этот сигнал представляет

собой выходной сигнал триггера, фиксирующего флажок готовности READY.

Сигнал INT появляется в произвольные моменты времени, асинхронно по

отношению к действиям процессора, и управлять его появлением программа

не может. Следовательно, заранее неизвестно, в какой точке программы и

какие периферийные устройства инициируют прерывания, поэтому

непосредственно в программе команды ВВ использовать нельзя. Остается

одно: реагируя на сигнал INT процессор должен прервать, т. e. временно

приостановить, текущую программу, идентифицировать прерывающее

устройство, перейти к подпрограмме обслуживания прерываний от этого

устройства, а после её завершения возобновить выполнение прерванной

программы. Подпрограмме обслуживания потребуются внутренние регистры

процессора: аккумулятор, программный счётчик, некоторые РОН, и их

текущее содержимое будет модифицировано. Но прерванная программа

должна возобновляться так, как будто прерывания вообще не было.

Кроме как увеличением времени выполнения факт обслуживания

прерывания не должен влиять на прерванную программу. Следовательно,

содержимое всех регистров, необходимых подпрограмме обслуживания

прерывания, следует временно запоминать. Удобно и просто использовать в

качестве такого временного «хранилища» стек.

Практически в каждом процессоре реализована особая структура

системы прерываний, а программируемые БИС управления прерываниями

еще более увеличивают число разновидностей этой структуры. Однако общая

последовательность реакции процессора на сигнал прерывания примерно

одинакова и содержит следующие действия:

- устройство генерирует сигнал прерываний, который подается на вход

INT процессора; на этой линии по схеме ИЛИ объединяются запросы всех

устройств, работающих в режиме прерываний;

- процессор завершает текущую команду и, если прерывания разрешены

(не замаскированы), формирует сигнал INTA (или INT АСК) подтверждения

прерывания; до получения этого сигнала устройство сохраняет активный

уровень сигнала INT;

- осуществляется запоминание содержимого программного счётчика

(PC) и некоторых других внутренних регистров в стеке, причем содержимое

PC обычно запоминается автоматически;

- процессор идентифицирует прерывающее устройство для перехода к

соответствующей подпрограмме обслуживания (наиболее распространенные

способы идентификации прерывающих устройств рассмотрены далее);

- выполняется короткая (30-50 байт) подпрограмма обслуживания

прерывания, в которой запрограммированы действия по передаче данных,

модификации указателей, проверке окончания операций ВВ и др.;

- восстанавливается состояние прерванной программы, для чего

запомненное содержимое регистров извлекается из стека;

- возобновляется выполнение прерванной программы; это действие

инициируется командой возврата из прерывания, RTI, являющейся

последней командой подпрограммы обслуживания прерывания.

Системы прерываний можно классифицировать по объёму

перечисленных действий, которые реализуются аппаратно или программно.

Разумеется, чем большее их число реализовано аппаратно, тем быстрее

реакция процессора на прерывание.

После окончания каждой команды программный счетчик адресует ту

команду программы, которая выполнялась бы при отсутствии прерывания,

поэтому после обслуживания прерывания программа продолжается

обычным образом. Объём временно запоминаемой информации определяется

особенностями подпрограммы обслуживания прерывания. Как минимум,

необходимо запоминать содержимое PC и регистра флажков (признаков), а в

предельном случае потребуется запоминать содержимое всех регистров про-

граммной модели процессора. Процессы запоминания содержимого

внутренних регистров после восприятия сигнала прерывания и

восстановления его по окончании подпрограммы обслуживания прерывания

называются контекстным переключением (процессора). Скорость

контекстного переключения оказывает заметное влияние на

производительность ЭВМ, особенно в условиях интенсивных прерываний.

Поэтому во многих процессорах предусматриваются средства ускорения

контекстного переключения, например команды, которые загружают в стек

и извлекают из стека содержимое группы регистров. В идеальном случае

контекстное переключение должно требовать минимум команд и времени.

Из анализа действий процессора при восприятии сигнала прерывания

следует, что они очень похожи на действие при вызове подпрограммы (рис.

25). Однако вызов подпрограммы запрограммирован и полностью

детерминирован, а переход к обслуживанию прерывания инициируется

внешним сигналом, момент появления которого предсказать невозможно. Тем

не менее внешняя аналогия реакции на прерывание и вызова подпрограммы

позволяет считать прерывание аппаратным вызовом подпрограммы.

Выполняемые при этом вызове действия процессора, связанные с вводом -

выводом, ограничиваются только его программными возможностями.

Основная программа

Прерывание

Контекстное

переключение

Подпрограмма

обслуживания

прерывания

Контекстное

переключение

Рис. 25 Общая реакция на прерывание

Виды прерываний. Действия процессора при обслуживании запроса

прерываний схематически показаны на рис. 26. Так как команды ВВ в

основной программе отсутствуют, процессор после завершения каждой

команды должен проверять наличие сигнала прерывания до перехода к

следующей команде. Например, в микропроцессоре КР580 анализ состояния

входной линии INT осуществляется в такте Т2 последнего машинного цикла

каждой команды. Переход к подпрограмме обслуживания прерывания проис-

ходит, если только INT=1 и прерывания разрешены. Процессор реагирует на

запросы маскируемых прерываний по линии INT, если установлен

внутренний триггер разрешения прерываний INTE, называемый также

маской (рис.27). Состояние этого триггера идентифицирует выходной сигнал

разрешения прерываний с такой же мнемоникой INTE. Если INTE=0,

прерывания запрещены (замаскированы) и процессор не реагирует на сигнал

INT=1. С помощью команд разрешения EI и запрещения DI прерываний

можно программно управлять состоянием триггера INTE, и пользователь

может защитить от прерываний критические сегменты прикладной

программы.

Начало

Выборка

команды

Дешифрация

и выполнение

Запрос

прерывания?

Нет

Да

Прерывания

разрешены?

Нет

Да

Инициирование

обслуживания

прерывания

Инкремент

программного

счётчика

Рис. 26 Процедура восприятия прерывания

При восприятии прерывания триггер прерываний IFF переводится в

нулевое состояние, что приводит к запрещению инкремента программного

счётчика и генерированию сигнала подтверждения прерывания INTA.

Отметим, что при этом сбрасывается триггер INTE и в дальнейшем раз-

решить прерывания можно только командой EI. После выполнения команды

EI процессор обязательно выполняет еще одну команду, даже если на входе

INT действует сигнал прерывания INT= 1.

В мини-ЭВМ СМ для программного управления прерываниями каждого

периферийного устройства в их регистрах управления и состояния

предусмотрен специальный бит INT ENB разрешения прерываний (маска).

Иногда биты масок всех устройств объединяются в специальной регистр.

Наконец, в некоторых процессорах бит маскирования прерываний входит в

слово состояния процессора PSW.

Регистр

команды

Дешифратор

команд

Программный

счётчик

R Т

INT

NMI

INTE

R Т

IFF

Установка

Строб

INTA

INC

Cигнал

инкре-

мента

Рис. 27 Внутренняя схема обработки прерываний

Запросы немаскируемых прерываний по входу NMI процессор

воспринимает всегда, независимо от того, разрешены прерывания или нет.

Однако до реакции на сигнал NMI процессор все же завершает выполнение

текущей команды. Обычно на вход NMI подается сигнал от схемы,

фиксирующей уменьшение напряжения сети до некоторого критического

уровня. Быстродействие процессора достаточно велико, чтобы за время от

момента восприятия сигнала NMI до уменьшения напряжения питания ниже

минимального допустимого выполнить несколько команд. Этими командами

содержимое всех внутренних регистров и другая важная информация,

например, записываются в энергонезависимую память с резервным

аккумуляторным питанием.

1.7.3 Идентификация прерывающего устройства

Когда в ЭВМ имеется несколько периферийных устройств, работающих в

режиме прерываний, сигналы их запросов на обслуживание объединяются по

схеме ИЛИ и подаются на вход INT процессора. Следовательно, при наличии

активного сигнала INT= 1 без дополнительных действий и аппаратных

средств невозможно определить, какое устройство должен обслуживать

процессор, тем более, что запросы на обслуживание могут формироваться

одновременно несколькими устройствами. Другими словами, возникает

проблема идентификации прерывающего устройства, т. е. однозначного

перехода к определенной подпрограмме обслуживания. Разработано

несколько способов решения этой проблемы, различающихся скоростью

реакции процессора и объёмом дополнительных аппаратных средств. При

реализации любого способа необходимо назначить устройствам определенные

приоритеты и учитывать их таким образом, чтобы процессор, реагируя на

сигнал прерывания, выбирал для обслуживания запрашивающее устройство с

максимальным приоритетом.

Программный полинг. Простейшее решение проблемы идентификации,

почти не требующее дополнительных аппаратных средств, заключается в

программном опросе (полинге) флажков готовности (т. е. сигналов

прерываний) периферийных устройств. Реагируя на прерывание, процессор

переходит к подпрограмме полинга, находящейся в фиксированной области

памяти с известным начальным адресом. Этот начальный адрес загружается

в программный счетчик после запоминания его предшествующего содержи-

мого в стеке.