Вставская Е.В. Архитектура ЭВМ, систем, сетей, лекции

Подождите немного. Документ загружается.

ПР

УВВ

Среда

б)

Пр

УВВ

Среда

Магистраль

Пр - процессор; П - память; УВВ - устройства ввода/вывода

Рис.2 Структуры цифровых вычислительных машин

Структура ЭВМ с временным разделением линий межблочных связей

является открытой, наращиваемой и допускающей модернизацию

эксплуатируемой ЭВМ путём подключения к общей мультиплексируемой

магистрали дополнительных блоков. Именно ЭВМ такой структуры

получили широкое применение как естественный результат технологической

революции в производстве полупроводниковых приборов - больших и

сверхбольших цифровых интегральных схем. Массовое производство таких

БИС и СБИС в сотни и тысячи раз уменьшило стоимость ЭВМ и позволило

применять их в различных областях промышленности, сельского хозяйства и

управления.

1.2.1 Типы системных магистралей цифровых вычислительных

машин

Магистраль ЭВМ состоит из нескольких множеств линий различного

назначения - шин. В настоящее время принято в составе системной

магистрали ЭЦВМ выделять три шины:

- шина адреса (ША);

- шина данных (ШД);

- шина управления (ШУ).

Как к элементам памяти (ячейки памяти), так и к элементам устройств

ввода/вывода (регистры или порты ввода/вывода) выполняется обращение по

уникальным координатам - адресам. По способам формирования адресов

ячеек памяти и портов ввода/вывода магистрали ЭВМ разделяются на два

типа:

- ЭВМ с "изолированной шиной" (рис.3 а));

- ЭВМ с "общей шиной" (рис.3 б)).

Интерфейс с изолированной шиной. Данный тип организации интерфейса

иллюстрируется рис. 3а). Характерной его особенностью является раздельная

адресация памяти и периферийных устройств при обмене информацией. Это

осуществляется путём использования отдельных групп команд для обмена

информацией с периферийными устройствами и памятью. Рассмотрим

организацию обмена в ЭВМ на основе микропроцессора 580ВМ80. Для обмена

с периферийными устройствами используются двухбайтные команды ввода

IN PORT и вывода OUT PORT (PORT - однобайтный адрес порта

ввода/вывода). Данные команды позволяют процессору адресовать 256 портов

ввода и 256 портов вывода информации. Управление обменом выполняется

под действием управляющих сигналов ввода IOR и вывода IOW, форми-

руемых системным контроллером при выполнении соответствующих команд.

Адрес из процессора передается по 8 младшим и 8 старшим линиям шины

адреса, передача данных выполняется между аккумулятором А и буферным

регистром интерфейсного модуля (портом) периферийного устройства.

Обмен информацией с памятью выполняется путём использования

команд передачи данных. Команда MOV r,M выполняет передачу из ячейки

памяти, адресуемой 16-битной регистровой парой (Н, L), в аккумулятор или

любой регистр общего назначения, кодируемый в поле r. Команда MOV М, r

выполняет передачу из регистра процессора в ячейку памяти. Максимальная

ёмкость адресуемой памяти при такой организации обмена для 16-битной

шины адреса составляет 64К байт (2

= 65 536 ячеек).

Недостатками организации интерфейса с изолированной шиной

являются следующие:

1. Обмен выполняется только через аккумулятор процессора, и для

передачи данного в регистр общего назначения, если аккумулятор занят,

требуется выполнение четырех команд. Рассмотрим пример ввода кода из

периферийного устройства 1 на регистр В.

Метка Код Операнд Комментарий

MOV C,A ;Временное запоминание

содержи-

;мого аккумулятора в регистре C

IN 001Q ;Ввод кода из периферийного уст-

;ройства в аккумулятор

MOV B,A ;Передача содержимого

аккумуля-

;тора в регистр B

MOV A,C ;Восстановление содержимого ак-

;кумулятора

Аналогичная по числу команд программа будет иметь место при выводе

кода из регистра процессора.

2. Число подключаемых периферийных устройств ввода или вывода

информации не более 256.

8-битный двоичный адреса порта устанавливается на младших 8 линиях

шины адреса (ША).

а)

Пр

Память

Интер-

фейсный

модуль

УВВ

ВУ

Шина данных 8

Шина адреса 16

IOR

IOW

IOR

IOW

б)

Пр

Шина данных 8

Шина адреса 16

MEMR

MEMW

IOR

IOW

MEMR

Память

Интер-

фейсный

модуль

УВВ

ВУ

MEMW

IOR

IOW

A15

Рис.3 Пример формирования системного интерфейса для процессора 580ВМ80

На рис.3 обозначено:

А - регистр аккумулятор;

RD - линия управления чтением памяти для изолированной шины;

WR - линия управления записью в память для изолированной шины;

MEMR - линия управления чтением памяти для общей шины;

MEMW - линия управления записью в память для общей шины;

IOR - линия управления чтением из внешнего устройства;

IOW - линия управления записью во внешнее устройство;

ВУ - внешнее (или периферийное) устройство.

3. Для обработки содержимого буферного регистра периферийного

устройства, например для анализа готовности к обмену, его необходимо

передать в процессор.

Интерфейс с общей шиной. При этой организации интерфейса часть

общего адресного пространства отводится для периферийных устройств,

регистры которых адресуются так же, как и ячейки памяти (рис.3 б).

Обращение к периферийным устройствам осуществляется посредством

набора команд, используемых для передачи данных с памятью. При этом

команды ввода и вывода не используются, а в некоторых процессорах и вовсе

отсутствуют. Такой принцип построения интерфейса реализуется в 580ВМ80

путём выделения, например, старшего разряда шины адреса A

в качестве

признака обращения к памяти с диапазоном адресов (0-32К) или

периферийным устройствам с диапазоном адресов(32К-64К):









м.устройства ымпериферийн к обращение 1,

памяти; к обращение 0,

На рис. 4 показано распределение адресного пространства в интерфейсе с

общей шиной по сравнению с интерфейсом с изолированной шиной. Под

периферийные устройства можно выделить любое адресное пространство при

использовании в качестве признака обращения вместо одного разряда A15

нескольких старших разрядов кода адреса, преобразуемых дешифратором в

сигнал обращения к ВУ. В качестве управляющих сигналов для обращения к

памяти используются сигналы чтения RD и записи WR, а к периферийным

устройствам - сигналы IOR для вывода и IOW для ввода информации,

формируемой в соответствии с рис. 3а) и для интерфейса с общей шиной

сигнал чтения из памяти MEMR, сигнал записи в память MEMW,

формируемые в соответствии с рис.3б).

Память

64К-1

Периферийные

устройства

255

Память Периферийные

устройства

32К-1 32К

64К-1

Интерфейс с изолированной шиной

Интерфейс с общей шиной

Рис.4 Распределение адресного пространства памяти и периферийных

устройств

К достоинствам интерфейса с общей шиной можно отнести следующие:

1 Расширение набора команд для обращения к периферийным

устройствам, что позволяет сократить объём программ и повысить

быстродействие. Примерами дополнительных команд для оперирования с

данными портов ввода/ вывода для МП 580ВМ80 являются следующие:

MOV r,М - ввод кода в любой регистр;

MOV М,r - вывод кода из любого регистра;

MVI М, Data - загрузка в буферный регистр (порт) периферийного

устройства 8 - битного кода;

LHLD - ввод 16-битного кода в регистровую пару;

SHLD - вывод 16-битного кода из регистровой пары;

ANA М - логическое умножение содержимого аккумулятора и буферного

регистра периферийного устройства;

ADD М - сложение содержимого аккумулятора и буферного регистра

периферийного устройства.

2 Значительное увеличение числа подключаемых к МП периферийных

устройств.

3 Возможность внепроцессорного обмена данными между

периферийными устройствами, если в системе команд имеются команды

передачи между ячейками памяти.

4 Возможность обмена информацией не только с аккумулятором, но и с

любым регистром МП.

Именно по этим причинам структура с общей шиной применяется для

управляющих ЭВМ (ЭУМ), имеющих характерной особенностью большое

количество ВУ.

В качестве недостатка интерфейса с общей шиной можно отметить

сокращение области памяти и усложнение дешифрующих схем.

В настоящее время структура интерфейса с общей шиной является очень

распространенной в управляющих мини- и микро-ЭВМ.

1.3 Характеристики ЭЦВМ

Эффективность применения ЭУМ в составе электронной управляющей

системы (ЭУС) узла коммутации зависит от её технических,

эксплуатационных и экономических характеристик. В качестве основных

технических характеристик используются быстродействие, разрядность

процессора и ёмкость запоминающего устройства (ЗУ).

Быстродействие ЭУМ определяет скорость обработки информации и

характеризуется числом



операций, выполняемых ЭУМ за секунду. Обычно

ЭУМ может выполнять достаточно широкий набор (более 100 видов)

различных операций, имеющих разное время выполнения, поэтому для

оценки ее быстродействия скалярной величиной используются такие

характеристики, как среднее и номинальное быстродействие.

Среднее быстродействие



ЭУМ определяется как величина, обратная

математическому ожиданию длительности операции, т. е.







где m - число видов операций; 

, - среднее время выполнения операции i-го

вида; p

- вероятность выполнения операции i - го вида; p

+...+p

=1.

Вероятности p

,...,p

характеризуют долю операций каждого вида,

выполняемых ЭУМ при решении заданной ей задачи или набора задач,

поэтому среднее быстродействие ЭУМ, определённое для одного набора

функций, может отличаться от среднего быстродействия той же ЭУМ для

другого набора.

Для сравнения различных ЭУМ по быстродействию независимо от

набора выполняемых ими функций используется оценка их номинального

быстродействия, которое определяется числом эталонных операций,

выполняемых ЭУМ за секунду, т. е.

эт

ном





где 

эт

- время выполнения эталонной операции.

В качестве эталонной операции ЭУМ обычно выбирается операция

сложения двух чисел, хранящихся в регистровой памяти центрального

процессора (ЦПр), или операция сложения числа из регистровой памяти ЦПр

и числа из оперативного запоминающего устройства (ОЗУ). Применяющиеся

в настоящее время в ЭУС узлами коммутации ЭУМ имеют 

ном

=10

... 10

оп/с.

Основное ЗУ состоит из ячеек памяти, каждая из которых представляет

собой набор двоичных элементов памяти. Двоичный элемент памяти хранит

один разряд (бит) слова информации, записанного в ячейке. Число r разрядов

в слове информации (длина слова), которое может быть записано или считано

из ЗУ при одном обращении к нему ЦПр, называется разрядностью основного

ЗУ. Разрядность основного ЗУ существенно влияет на объем оборудования ЗУ

и внутреннего интерфейса ЭУМ, а также на её производительность.

Разрядность ЗУ n в современных ЭУМ не совпадает с разрядностью

процессора r, которая обычно кратна 2

и равна 8, 16, 32 или 64 разрядам.

Ёмкость Е основного ЗУ определяет число двоичных единиц

информации (бит), которые одновременно могут храниться в ЗУ:

Е=Nn,

где N-число ячеек памяти; n-разрядность ячейки памяти. Ёмкость основного

ЗУ чаще всего измеряется в следующих единицах: Кбит, Кбайт, Мбит, Мбайт

(1 байт = 8 бит, K = 1024; М = 1024K). В современных ЭУМ ёмкость основного

ЗУ составляет 128Кбайт...8Мбайт.

Эксплуатационные характеристики ЭУМ оценивают в основном её

надёжность, т. е. свойство ЭУМ выполнять возложенные на неё функции,

сохраняя при определенных условиях эксплуатации в установленных

пределах свои технические характеристики.

Работоспособность ЭУМ нарушается в результате отказов оборудования,

возникающих из-за неисправности элементов и соединений. Основной

характеристикой надежности ЭУМ является интенсивность отказов



отк

равная среднему числу отказов за единицу времени (обычно за один час). На

основе интенсивности отказов определяется ряд других характеристик.

Наработка на отказ Т



равна среднему значению промежутка времени

между двумя последовательными отказами, т. е.



=1/

отк

Вероятность безотказной работы ЭУМ в течение интервала t времени

отк

e)t(P





