Вставская Е.В. Архитектура ЭВМ, систем, сетей, лекции

Подождите немного. Документ загружается.

обслуживание. В состав МК входит несколько подканалов. Подканал

представляет собой часть средств МК, обеспечивающих обмен информацией с

одним ВУ. Число подканалов МК определяется максимальным числом

одновременно работающих с этим МК внешних устройств. Обычно ЭУС

содержит один МК, к которому подключаются медленнодействующие ВУ:

телетайпы, АЦПУ, дисплеи, устройства передачи данных и т. п. Общее число

подканалов МК может составлять несколько десятков. На рис.7

низкоскоростные ВУ не показаны ввиду того, что схема их подключения

аналогична схеме подключения ВЗУ.

Все каналы ввода-вывода ЭУС могут работать одновременно и

независимо друг от друга, поэтому возможно возникновение конфликтной

ситуации, когда несколько КВВ одновременно передают информацию в ОЗУ

и Пр или получают от них информацию. Очередностью доступа КВВ к Пр и

ОЗУ и наоборот (рис.7) управляет коммутатор доступа.

Все ЗУ ЭУС связаны, как следует из схемы на рис.6 и рис.7, между собой

с помощью специальной системы связи - стандартных интерфейсов И2-И6.

Стандартные интерфейсы создают условия для использования стандартных

форматов данных, стандартных правил передачи данных и синхронизации.

Интерфейсы И2-И6 различаются по видам: интерфейс ЦПр-ПЗУ (И2), ЦПр-

ОЗУ (ИЗ), ЦПр и ОЗУ-КД (И4), интерфейсы ввода-вывода (И5 и И6).

Интерфейс связи Пр с ПУУ и ЦКП (И1) не относится к стандартным

интерфейсам и является сугубо специальным, используемым только в ЭУС.

Этот вид интерфейса представляет собой специальное устройство

сопряжения.

Рассмотрим принципы построения стандартных интерфейсов на примере

интерфейса ввода-вывода (И5). Функционально интерфейс ввода-вывода

(ИВВ) обеспечивает:

- стандартный способ подключения различных типов ВУ;

- единые форматы обмена данными, единые правила кодирования

передаваемой информации;

- стандартную последовательность управляющих сигналов при работе

ВУ в монопольном и мультиплексном режимах.

Физически ИВВ представляет собой совокупность проводов (линий, шин)

и электронных схем формирования сигналов, передаваемых по этим

проводам. Линии ИВВ выполняются в виде кабеля, проходящего последова-

тельно от КВВ ко всем ВУ. Внешние устройства подсоединяются к линиям

ИВВ параллельно через многоконтактные разъёмные соединители.

В отечественных ЭУС в качестве интерфейса ввода-вывода ис-

пользовался стандартный интерфейс системы ЕС ЭВМ. Этот тип интерфейса

содержит семь групп линий:

- линии шины канала;

- линии шины абонента;

- линии признаков канала;

- линии признаков абонента;

- линии опроса;

- линии блокировки;

- линии специального управления.

Линии шины канала используются для передачи данных, адресов,

команд и управляющих приказов из КВВ в устройства управления ВУ.

Линии шины абонента служат для передачи из УУ ВУ в КВВ данных,

адресов ВУ и информации о состоянии ВУ.

Линии приказов канала (абонента) используются для идентификации УУ

ВУ информации (адрес, команда, данные), передаваемой по шине канала

(абонента).

Линии опроса служат для выборки или опроса УУ ВУ, подключенных к

КВВ. В любой момент к каналу может быть подключено только одно УУ ВУ.

Его выбор для связи с каналом осуществляется сигналом выборки от канала,

который передается по линии, проходящей через все УУ ВУ, подключенные к

каналу. Этот сигнал последовательно опрашивает все УУ ВУ в порядке их

подключения к каналу и вызывает в одном из них, имеющем требование на

обслуживание, выдачу ответного сигнала. С этого момента УУ ВУ остается

подключенным к каналу до тех пор, пока имеется необходимость в передаче

информации или пока канал не выдаст сигнала отключения.

Линии блокировки используются для взаимной блокировки работы

канала и абонента, а линии специального управления - для управления

счетчиком времени, входящим в состав УУ ВУ.

Процесс ввода-вывода информации осуществляется КВВ по специальной

программе, называемой программой ввода-вывода, которая хранится в ПЗУ

или ОЗУ и является частью операционной системы ЭУС. Порядок обмена

информацией с ВУ организуется процессором. В командах ввода-вывода

указывается номер канала и внешнего устройства, с которым необходимо

выполнить обмен информацией, а также объемы передаваемой информации

(в байтах) и зоны ее расположения в ОЗУ, если это касается обмена ин-

формацией между ВЗУ и ОЗУ.

В современных электронных управляющих системах, построенных на

базе микропроцессоров и микропроцессорных комплектов СБИС, имеется ряд

особенностей построения интерфейса ввода-вывода. Во-первых, обмен

информацией с внешними устройствами осуществляется по общей системной

шине, к которой подключаются специальные интерфейсные модули,

называемые цифровой ввод-вывод (ЦВВ); во-вторых, ЦВВ адресуются точно

так же, как ячейки памяти внутренних ЗУ ЭУС; в-третьих, для обеспечения

совместимости работы ЭУС с различными типами внешних устройств

последние делаются "интеллектуальными", т.е. снабжаются контроллерами.

Порядок обмена данными между ЭУС и внешними устройствами сохраняется

таким же, как это было рассмотрено выше при связи ЭУС с внешними

устройствами через стандартный интерфейс ЕС ЭВМ, т.е. с помощью

программ ввода-вывода, входящих в операционную систему ЭУС.

1.5.3 Принцип построения ОЗУ

Оперативные запоминающие устройства (ОЗУ) строятся в основном по

матричному принципу и изготавливаются как БИС (рис.8). В качестве

элемента матрицы служит ЗЭ. Обращение к выбранному ЗЭ выполняется

выдачей управляющих сигналов с выходов дешифраторов строк и столбцов

на входы схемы совпадения ЗЭ. Таким образом, произведение количества

строк на количество столбцов определяет число ячеек, а разрядность

используемых данных определяет разрядность ячейки. Необходимая ячейка

выбирается с помощью соответствующих пересекающихся координатных

шин.

A10

A11

W/R

RAM

GND

DIO0

DIO1

DIO2

DIO3

DIO4

DIO5

DIO6

DIO7

Рис.8 Условное обозначение БИС ОЗУ

Принцип построения ОЗУ рассмотрим на примере двухкоординатного

ОЗУ с ёмкостью одного модуля на 4096 n-разрядных ячеек, схема выборки

ячеек которого приведена на рис.9. Все ячейки модуля ЗУ пронумерованы с

0000 до 4095 и объединены в матрицу, имеющую 64 строки и 64 столбца.

Схема выборки адреса ячейки представлена двумя дешифраторами DcХ и

DcY, каждый из которых имеет 6 входов и 64 выхода. Модуль ЗУ (обычно

БИС) снабжен 12 адресными шинами A11-A0. Первые шесть старших

разрядов кода адреса А5-А0 поступают на дешифратор столбца DcY, который

преобразует этот код в сигнал,

ЗЭ00

ЗЭij

DcX

A11

DcY

ЗЭmn

W/R

DIO

Матрица накопителя

Рис.9 Структура БИС статического ОЗУ

указывающий один из 64 столбцов. Вторые шесть младших разрядов кода

адреса А11-A6 поступают на дешифратор строки DcХ, который преобразует

этот код в сигнал, указывающий одну из 64 строк. Выбираемая ячейка ЗУ

находится на пересечении выбранных строки и столбца.

Матричный принцип организации носителя используется вследствие

наличия больших затруднений при разработке топологии БИС и при её

изготовлении, если в принципиальной схеме ЗУ имеется большое количество

соединительных линий.

Для 12 - разрядного адреса, одноступенчатый дешифратор имеет 2

=4096

выходных линий. При разделении дешифратора на две ступени, первую из

которых образуют DcX и DcY, а вторую - двухвходовые схемы совпадения И в

каждом из ЗЭ, количество выходных линий дешифраторов первой ступени

будет равно всего лишь 2

=128.

После того, как ячейка выбрана, можно или записывать в нее

информацию, или считывать. На рис.9 жирными линиями выделена ячейка

модуля ЗУ, например, с адресом 0065. Для ее выбора на входы Dc столбцов

необходимо подать код адреса 000001, а на входы Dc строк - код адреса 000001.

Более детальная логическая организация выбора битового ЗЭ ячейки с

адресом 0065 показана на рис.10. Сама ячейка представлена совокупностью

битовых запоминающих элементов ЗЭ

, ЗЭ

, ... ,ЗЭ

Вых.1

ДшX

Вых.1

ДшY

W/R

DIO

Запоминающий элемент

Рис.10 Схема битового запоминающего элемента ОЗУ

Для выбора данной ячейки при записи и считывании достаточно одного

двухвходового логического элемента И1, на один из входов которого

поступает сигнал с Вых.1 DcY столбцов, а на второй - сигнал с Вых.1 DcХ

строк. Элемент И1 входит во вторую ступень дешифратора адреса ячейки

БИС. Основой ЗЭ является RS триггер Т. Каждый ЗЭ имеет по два

трехвходовых логических элемента (И2, И3). С помощью входных элементов

И2 и И3

осуществляется запись информации в ячейку с адресом 0065, а с

помощью выходного элемента с тристабильным выходом - считывание

информации из ячейки с этим же адресом. Порядок записи и считывания

координируется управляющим сигналом W/

(W - сигнал записи высокого

уровня, R - сигнал считывания низкого уровня). При записи информация

поступает из регистра хранения слова (РСл) по линии записи DI, а при

считывании - соответственно по линии считывания DO.

1.5.4 Принцип построения ПЗУ

Постоянное запоминающее устройство является неотъемлемой составной

частью электронной управляющей системы. Информация, однажды

записанная в ПЗУ, не подлежит изменению в течение длительного времени.

Это особенно важно при хранении программ обслуживания вызовов и данных

о топологической структуре системы коммутации и её внешнего окружения.

Принципы построения ПЗУ и ОЗУ аналогичны. Отличие ПЗУ от ОЗУ

состоит в отсутствии функциональных узлов записи и регенерации штатными

средствами ЭВМ. Постоянное ЗУ содержит только функциональные узлы счи-

тывания информации по заданному адресу. Рассмотрим принцип построения

ПЗУ на простейшем примере (рис.11).

Базовую структуру ПЗУ можно представить состоящей из дешифратора

адреса и совокупности подключенных к выходам дешифратора схем ИЛИ,

количество которых определяется разрядностью хранимого а ПЗУ слова.

Соединение линии выборки строки , соответствующей некоторому адресу

слова в памяти, со входом схемы ИЛИ задаёт единичное значение бита в

некотором разряде. В случае отсутствия соединения в этом бите задаётся

нулевое значение. На рис.11 по адресу нуль записано слово 10…1, по адресу 1

записано слово 01…1, по адресу 2

-1 записано слово 11…0.

Addr

n-1

0 Линия выборки

1 Линия выборки

-1 Линия выборки

Устанавливаемая перемычка

m-1

m-2

Считанные данные

Рис.11 Структура БИС ПЗУ с произвольным доступом

Модуль ПЗУ обычно имеет встроенные аппаратные средства,

позволяющие устанавливать соединения между линиями выборки и схемами

ИЛИ так, чтобы наполнить модуль нужной информацией. Процесс занесения

информации в ПЗУ обычно называется "программирование ПЗУ".

По способу программирования ПЗУ на полупроводниках делятся на

следующие типы:

- программируемые в процессе изготовления (тип БИС - РЕ);

- однократно программируемые потребителем (тип БИС - РТ);

- программируемые потребителем с возможностью стирания

информации и перепрограммирования (типы БИС - РР и РФ).

1.5.5 Структура внутренней памяти ЭУМ

Элементной базой для построения памяти всех ЭЦВМ в настоящее время

служат полупроводниковые СБИС, конструктивно оформленные как модули.

Каждая интегральная схема памяти имеет определённую ёмкость и

разрядность данных.

ШД

ROM

W/R

RAM

W/R

DIO

ША

ШУ

W/R

DC - дешифратор адреса страницы;

M=2

; N=N

Рис.12 Модульное построение памяти ЭВМ