Вставская Е.В. Архитектура ЭВМ, систем, сетей, лекции

Подождите немного. Документ загружается.

На рис.28 приведен типичный вариант программного полинга. Первым

проверяется флажок готовности устройства У1 с наибольшим приоритетом.

Если оно не запрашивало обслуживания, опрашивается следующее по

приоритету устройство и т. д. Когда встречается первое устройство, готовое к

операциям ВВ, управление передается подпрограмме обслуживания этого

устройства, которая определяет необходимые операции ВВ. По завершении

обслуживания в полинге может быть запрограммировано одно из следующих

действий:

INT=1

Основная

программа

У1

готово?

INT=1

У2

готово?

У3

готово?

У4

готово?

Обслуживание

У1

Да

Обслуживание

У2

Да

Обслуживание

У3

Да

Обслуживание

У4

Да

Выход из полинга

Нет

Рис.28 Алгоритм программного полинга

- управление возвращается в основную программу без проверки

готовности остальных устройств. Здесь гарантируется обязательная проверка

в каждом цикле полинга устройств с высоким приоритетом, так как

обслуживание их блокирует обслуживание устройств с меньшими приори-

тетами;

- управление возвращается к программе полинга, т. е. в точку проверки

прерывания следующего устройства (на рнс.28 показано штриховыми

линиями). Этот способ гарантирует проверку в каждом цикле полинга всех

устройств.

Конкретная реализация полинга зависит от особенностей системы

команд процессора и конфигурации аппаратных средств. Например, для

ускорения полинга сигналы прерываний всех устройств подключаются к

специальному регистру. Полинг реализуется посредством ввода в процессор

содержимого этого регистра и анализа состояний отдельных бит с помощью

команд сдвига или маскирования. Последовательность анализа определяется

приоритетами устройств, и при обнаружении первого установленного бита

осуществляется переход к соответствующей подпрограмме обслуживания.

Удобно реализовать программный полинг с помощью команды условного

пропуска. При её выполнении адресуется регистр управления и состояния

определенного устройства, проверяется состояние флажка готовности и, если

флажок установлен, выполняется следующая по порядку команда перехода к

подпрограмме обслуживания адресованного устройства. Если же флажок

сброшен, следующая команда пропускается и аналогичным образом

проверяется запрос прерывания очередного устройства.

Недостаток программного полинга заключается в необходимости

проверки всех устройств, даже тех из них, которые не требуют обслуживания.

Каждая проверка представляет собой последовательность команд, которые

должен выполнять процессор. При увеличении числа устройств быстро

увеличивается и число команд, что приводит к непроизводительным потерям

времени процессора и замедлению его реакции на запросы устройств. В

результате полинг вводит значительную задержку между моментом, когда

устройство сигнализирует о своей готовности к операциям ВВ, и моментом

собственно передачи данных.

Основное достоинство программного полинга, как уже отмечалось,

заключается в простоте его реализации, почти не требующей

дополнительных аппаратных средств.

Аппаратный полинг. В аппаратном полинге (синонимы: дейзи-цепь,

приоритетная цепочка, гирляндное или каскадное включение устройств)

процессор и все периферийные устройства соединяются таким образом, что

процессор может осуществить автоматический опрос с целью идентификации

прерывающего устройства (рис. 29). Когда процессор реагирует на запрос

прерывания, он формирует сигнал подтверждения прерывания INT АСК на

линии, которая последовательно проходит через все устройства. При

прохождении сигнала по цепочке проверяется состояние флажков готовности

устройств. Если устройство не формирует прерывания, сигнал INT АСК

проходит в следующее устройство,

Процессор

Шина данных

Схема

прерываний

Схема

прерываний

Схема

прерываний

INT ACK

Убывание приоритета

STROBE

INT

Рис. 29 Схема аппаратного полинга

пока не встретится прерывающее (активное) устройство. Оно блокирует

дальнейшее распространение сигнала INT ACK по цепочке. Таким образом,

здесь приоритеты устройств определяются их физической близостью к

процессору по линии INT АСК.

Затем активное устройство передаёт по шине данных свой адрес

(идентификатор или вектор) вместе со стробирующим (синхронизирующим)

импульсом

STROBE

. Последний информирует, процессор о нахождении на

шине данных адреса устройства с наибольшим приоритетом,

запрашивающего обслуживания. Этот адрес имеет однозначное соответствие с

начальным адресом подпрограммы обслуживания прерывания данного

устройства, в простейшем случае равен начальному адресу. Иногда

возвращаемый адрес представляет собой индекс, прибавляемый к содер-

жимому базового регистра процессора.

Адрес, возвращаемый прерывающим устройством, обычно встраивается в

интерфейсную плату, и его с помощью перемычек или переключателей может

изменять пользователь. Приоритет устройства определяется размещением его

интерфейсной платы в разъеме, занимающем фиксированное положение в

схеме.

При наличии нескольких одновременных запросов прерываний

аппаратный полинг обеспечивает быструю идентификацию устройства с

наибольшим приоритетом. По линии прерывания к, процессору можно

подключить большое количество периферийных устройств. Основной

недостаток этого способа связан с задержкой распространения сигнала INT

АСК в цепочке. Однако общее время идентификации прерывающего

устройства оказывается намного меньше, чем в программном полинге,

поэтому аппаратный полинг в мини- и микро-ЭВМ распространен довольно

широко.

1.7.4 Вложенные прерывания

Запрещение прерываний на время обслуживания любого периферийного

устройства может привести к потере запросов прерываний

быстродействующих, высокоприоритетных устройств, появляющихся при

обслуживании устройств с меньшими приоритетами Чтобы исключить такую

ситуацию и обеспечить быструю реакцию процессора на прерывание,

необходимо решить две проблемы:

- каким-либо образом очень быстро (в пределе с быстродействием

комбинационных схем) идентифицировать запрос прерывания устройства с

максимальным приоритетом из имеющихся запросов прерываний;

- фиксировать текущий приоритет (порог) любой выполняемой

процессором программы (в том числе и всех под программ обслуживания

прерываний) и разрешать её прерывание только при возникновении запроса

прерывания с большим приоритетом.

Прерывание подпрограмм обслуживания прерываний называется

вложением прерываний (рис. 30). До момента t

выполняется основная

программа, которой назначается наименьший приоритет, чтобы процессор

реагировал на любые прерывания. В момент t

запрашивает обслуживания

устройство У4 и процессор переходит на его подпрограмму обслуживания. В

свою очередь, эта подпрограмма прерывается в момент t

запросом от

устройства УЗ с более высоким приоритетом. Подпрограмма обслуживания

УЗ в момент t

прерывается запро-

У1

У2

У3

У4

У5

Основная

программа

Рис. 30 Вложение прерываний

сом устройства У2 с еще более высоким приоритетом, и по завершении

обслуживания У2 в момент t

управление возвращается к продолжению

обслуживания устройства УЗ. В интервале t

- t

аналогично обслуживается

запрос устройства У1 с максимальным приоритетом, после чего управление

последовательно возвращается к прерванным подпрограммам обслуживания

устройства УЗ и У4. Наконец, в момент t

возобновляется выполнение

основной программы. Разумеется, чтобы процессор реагировал на запросы

прерываний, в начале каждой подпрограммы обслуживания их необходимо

разрешать командой ЕI.

В микро-ЭВМ указанные выше проблемы обычно решаются с помощью

специальных БИС приоритетных прерываний, типичными примерами

которых являются серийно выпускаемые промышленностью БИС

программируемых контроллеров прерываний 580ВН59, 1810ВН59, Intel8259 .

Для организации вложенных прерываний в каждой подпрограмме

обслуживания прерывания необходимо выполнить следующие действия:

- разрешить прерывания;

- временно запомнить приоритет прерываемой программы;

- загрузить в схему приоритетных прерываний новый текущий

приоритет;

- собственно обслужить прерывания, т.е. выполнить передачу данных;

- восстановить прежний приоритет;

- возобновить прерванную программу с помощью команды возврата

RTI.

1.7.5 Ввод - вывод с прямым доступом к памяти

Обмен данными с медленнодействующими периферийными

устройствами, например посимвольным принтером, организуется по

прерываниям, инициирующим передачу каждого байта или слова данных.

Если подпрограмма обслуживания запроса прерывания длится 50 мкс, а

скорость передачи не превышает 100 символов/с, то на ввод - вывод

расходуется не более 0,5% времени процессора. Однако при передаче между

основной и внешней памятью ЭВМ больших блоков данных (128 - 2048 байт)

производительности (или пропускной способности) процессора в режиме

прерываний недостаточно. Например, в накопителях на гибких дисках

скорость передачи после локализации требуемых данных составляет

несколько сотен Кбайт/с, а скорость передачи в накопителях на жёстких

дисках достигает десятков Мбайт/с.

Вместе с тем цикл полупроводниковой оперативной памяти составляет

всего 0,02- 0,2 мкс и, следовательно, скорость передачи ограничивается

только процессором. Поэтому для передач данных непосредственно между

устройствами внешней памяти и оперативной (основной) памятью

разработан специальный метод передачи данных без участия процессора,

получивший название прямого доступа к памяти (ПДП - DMA). Аппаратные

средства реализации канала ПДП называются контроллером ПДП (КПДП). В

идеальном случае ПДП совершенно не должен влиять на действия

процессора, но для этого потребуется сложный и дорогой тракт в основную

память. Поэтому в большинстве ЭВМ используется временное разделение

(мультиплексирование) общей системной шины между процессором и

КПДП. В обычных условиях системной шиной

Основная

память

Процессор

Устройство

внешней

памяти

Контроллер

ПДП

Тракт ПДП

Рис. 31 Схема режима прямого доступа к памяти

"распоряжается" процессор, управляющий всеми передачами по шине. Когда

же инициируется режим ПДП, шиной "распоряжается" КПДП, управляя

передачами данных непосредственно между основной и внешней памятью, а

действия процессора приостанавливаются и он отключается от системной

шины (рис. 31). Электрическое отключение достигается переводом

тристабильных буферов на шине адреса, шине данных и некоторых линиях

управления памятью и вводом - выводом в состояние высокого выходного

сопротивления.

Разработано две разновидности ПДП. В режиме идентификации

состояния памяти передачи ПДП выполняются без информирования

процессора, для чего используется те интервалы машинных циклов, когда

процессор не обращается к памяти, а выполняет внутренние преобразования

данных. Процессор (или дополнительная схема) идентифицирует эти

интервалы для КПДП специальным сигналом, означающим доступность

системной шины. Производительность процессора в таком режиме не

уменьшается, но для каждого процессора необходим КПДП, а сами передачи

носят нерегулярный характер, что ведет к уменьшению скорости передачи

данных.

В режиме с пропуском тактов (точнее, с «займом» тактов) КПДП при

необходимости передачи данных сигналом запроса ПДП DМА REQ или

HOLD заставляет процессор отключаться от системной шины на несколько

тактов. После восприятия запроса ПДП процессор завершает текущую

команду, а иногда фазу выборки текущего машинного цикла и приос-

танавливает свои действия. В следующем такте или тактах системной шиной

управляет КПДП и между основной и внешней памятью передаётся один

элемент данных - байт или слово. Внутренние операции процессора обычно

совмещаются во времени с передачами ПДП. За одно инициирование ПДП

может передаваться также целый блок данных, например, сектор гибкого

диска, что характерно для пакетной передачи. Таким образом, передачи ПДП

осуществляются путем пропуска тактов памяти в выполняемой программе.

Иллюстрация данной разновидности ПДП приведена на рис.32. При

выполнении передач ПДП содержимое внутренних регистров процессора не

модифицируется, поэтому его не нужно запоминать в памяти, а затем

восстанавливать, как при обработке прерываний. Выполнение программы

возобновляется сразу после снятия сигнала запроса ПДП.

Процессор

КПДП

Процессор

КПДП

Запрос

ПДП

Запрос

ПДП

Запрос

ПДП

Передача одного байта (слова)

Передача блока данных

Рис. 32 Прямой доступ к памяти с займом тактов

Однако при интенсивных передачах ПДП эффективная

производительность процессора уменьшается.

Аппаратная реализация каналов ПДП определяется особенностями ЭВМ

и устройств внешней памяти, но можно сформулировать общие принципы

работы большинства каналов ПДП. На рис. 33 показаны основные этапы

передачи одного элемента данных в режиме ПДП, называемой также циклом

ПДП. Последовательность передачи инициируется сигналом запроса от

устройства внешней памяти, например, накопителя на гибком диске; этот

сигнал контроллер ПДП транслирует в запрос для процессора. Процессор

реагирует сигналом подтверждения (разрешения) DMА АСК или HLDA,

приостанавливает программу (но может продолжать внутренние операции) и

отключается от системной шины. Для осуществления передачи КПДП выдает

на шину адреса адрес ячейки памяти, к которой будет обращение для записи

или считывания. После этого по шине данных выполняется собственно

передача данных, для чего КПДП генерирует необходимые управляющие сиг-

налы основной и внешней памяти. Затем устройство внешней памяти снимает

запрос ПДП, что приводит к снятию соответствующего запроса в процессор, и

он возобновляет приостановленную программу. Если в ЭВМ имеется не-

100