Сушкин И.Н. Вычислительная техника и информационные технологии. Курс лекций

Подождите немного. Документ загружается.

вместо резисторов в схеме 1.26 с подсоединением катода к разрядным

линиям, а анодов к числовым линиям устраняет действие нагрузки,

характерное для резистивных ПЗУ. В связи с последними успехами в области

технологии СИС и БИС стало обычным применение биполярных

транзисторов и МОП-транзисторов.

Выходной быферный усилитель

Дешифратор 1 из 4

Земля

Вход

Разрядные линии

Числовые линии

Рис. 1.26. Резистивное ПЗУ с линейной выборкой

Адресация по принципу совпадения токов.

В настоящее время потребителям поставляют ПЗУ большого объема

(порядка сотен слов). При использовании линейной выборки дешифратор

адреса памяти при больших значениях N превращается в очень сложную

схему. Чтобы избежать этого, каждую разрядную линию заменяют N-

разрядной матрицей X-Y. Адресация производится путем одновременной

выдачи X- и Y- адресов. В этом случае для схемы рис. 3.1. дешифратор адреса

памяти будет состоять из 1 из X и 1 из Y дешифраторов, а матрица памяти

будет включать M матриц X-Y.

Отдельная матрица X-Y для ПЗУ с адресацией по принципу совпадения

токов показана на рис. 1.27. Здесь имеется q входных зажимов дешифратора

1 из X и r входных зажимов дешифратора 1 из Y, что требует выполнения

соотношения

. Поскольку

YXN

, то

qrrq

==⋅

222

Учитывая, что

N 2=

для случая линейной выборки, получаем

Таким образом, для ПЗУ необходимо одно и тоже число входных зажимов

независимо от способа адресации.

При обращении к ПЗУ за некоторым словом q входных сигналов

поступают на X дешифратор, который активирует соответствующую X-

линию. Вход X называют иногда выборкой строки или выборкой слова.

Подобным образом r входных сигналов Y дешифратора активируют

соответствующую Y-линию. Вход Y называют выборкой столбца или разряда.

Пересечению активных линий X и Y соответствует единственная ячейка

памяти. Управляющая схема через линию считывания подает сигнал,

соответствующий хранимому в данной ячейки двоичному знаку, на

выходной буферный усилитель. Этот сигнал представляет один из разрядов

M двоичного слова. Остальные M-1 разрядов слова генерируются

аналогичным образом. M-матрицы, называемые платами или сегментами,

соединяются параллельно, так что платы возбуждаются одновременно. Далее

один двоичный сигнал с каждой платы поступает через линию считывания на

выходной буферный усилитель.

Дешифратор 1 из Y

Дешифратор 1 из X

Линии Y

Линии X

Ячейка

памяти

q входов (x=2

)

r входов (y=2

)

Рис. 1.27. Отдельная матрица X-Y в ПЗУ с выборкой по принципу совпадения

Матрица памяти типа X-Y с адресацией по принципу совпадения токов

на МОП-транзисторных элементах связи показана на рис. 1.28, где

подсоединение затворов транзисторов к линиям X соответствует нулю, а

открытые затворы единице.

Полупроводниковые ПЗУ.

ПЗУ реализуют на СИС и БИС, выполненных на основе как

биполярной, так и МОП-технологии. Как правило, биполярные схемы

обладают большим быстродействием и более высокой нагрузочной

способностью по выходу, в то время как МОП-схемы потребляют меньшую

мощность и более компактны. Время выборки лежит в интервале от 1 до 50

мкс для МОП-схем и биполярных схем. Емкость как МОП, так и

биполярных ПЗУ достигает 8К бит.

Рис. 1.28. Отдельная матрица X-Y в ПЗУ с выборкой по принципу совпадения

При производстве биполярных ПЗУ широко используются TTL и ECL-

схемы. На рис. 1.29 показана блок схема ПЗУ типа 7488 TTL емкостью 256

бит. Это устройство, выпускаемое многими фирмами, программируется по

заказу пользователя. Здесь используется адресация по принципу линейной

выборки на 32 8-разрядных слова. Устройство имеет 16 выводов и

поставляется в корпусе с двухрядным расположением выводов и в плоском

корпусе. Вывод «Выбор кристалла» используется для отпирания выводов B

, он необходим для расширения емкости памяти за счет объединения

нескольких модулей. При этом требуется дополнительная комбинационная

схема для активации нужного выхода выбора кристалла.

Буфер адреса и

дешифратор адреса

1 из 32

Программируемая

матрица 32 х 8 бит

Выходные буферы

Рис. 1.29. Структурная схема ПЗУ емкостью 256 бит типа 7488,

выполненного на базе TTL

Линия считывания

Линии выборки Y

Линии выборки X

Для большинства полупроводниковых ЗУ характерно наличие

выходного сигнала с тремя выходными состояниями. В памяти подобного

типа выходные схемы разомкнуты, когда нет обращения к памяти. Это

делает возможным параллельное использование шины данных различными

ЗУ, так как устраняется действие нагрузки со стороны запертых входных

схем. При обращении к ЗУ считываются обычные сигнал 0 и 1.

Биполярные ПЗУ с программируемым полем также производятся в

широких масштабах. В таких устройствах обычно используют легко плавкие

соединения эмиттеров отдельных ячеек памяти, которые могут быть

разомкнуты при программировании устройства после его компоновки.

Другой метод программирования заключается в подаче напряжения

превышающего уровень пробоя перехода эмиттер-база отдельных

транзисторов ячеек памяти. В результате переноса металла закорачивается

переход эмиттер-база. В настоящее время многие изготовители выпускают

оборудование для программирования ППЗУ.

В ПЗУ, построенных на базе на базе МОП-приборов, используется p-

канальная (p-МОП) и n канальная (n-МОП) и комплиментарная (КМОП)

технологии. Эти виды технологии используются в указанных трех случаях: в

ПЗУ программируемых по заказу пользователей, в ПЗУ с программируемым

полем и перепрограммируемых ПЗУ. Обычно p-МОП – схемы дешевле, но

обладают более низким быстродействием, в то время как n-МОП – схемы по

быстродействию в некоторых случаях приближаются к биполярным

приборам. КМОП-схемы имеют крайне низкую потребляемую мощность и

относительно высокое быстродействие, позволяя легко достигать частот 20

МГц. К сожалению технология производства КМОП-схем является сложной,

и поэтому они дороже p- и n-МОП-схем.

В настоящее время поставляются по крайней мере два типа

перепрограммируемых МОП ПЗУ. Наибольшее распространение получили

устройства, использующие матрицу p-МОП – транзисторов с плавающим

затвором. При большой разности потенциалов между истоком и стоком на

затворе скапливается отрицательный заряд вследствие инжекции электронов с

истока. Этот изолированный отрицательный заряд создает канал

проводимости с временем жизни при нормальных условиях работы до 100 лет.

Записанную в данном устройстве информацию можно стереть путем

воздействия на схему ультрафиолетовым излучением. Для обеспечения

возможности стирания данных рассматриваемые ИС выпускаются в корпусе с

кварцевым покрытием.

Полупроводниковые ЗУ делятся на статические и динамические. В

статических ЗУ обычно не требуется дополнительных схем для

восстановления выбираемой информации, в то время как в динамических ЗУ

необходимы схемы для осуществления периодически выполняемого цикла

регенерации. Все ПЗУ, рассмотренные в настоящем разделе, являются

статическими. Хотя динамические ПЗУ и поставляются потребителям, более

распространенными являются устройства статического типа.

1.3.1.2. Оперативные запоминающие устройства

Оперативная память микро-ЭВМ чаще всего бывает

полупроводниковой. Матрица триггеров или других запоминающих

элементов компонуется как единая интегральная схема. Обычным, например,

является размещение в одном кристалле ИС матрицы емкостью 4096 бит.

ОЗУ, как и ПЗУ являются устройствами с произвольным доступом и

представляют собою матрица активных энергонезависимых элементов.

Оперативные запоминающие устройства делятся на два класса –

статические и динамические ОЗУ. В статических ОЗУ для хранения 1 бит

информации используется отдельный триггер, и эта информация сохраняется

пока есть питание. В динамических ОЗУ информация хранится в виде

электрических зарядов емкости затвор-подложка МОП-транзистора. Эта

емкость через несколько миллисекунд разряжается, так что требуется ее

периодическая подзарядка (регенерация). Динамическое ОЗУ имеет важное

значение, поскольку в памяти этого типа используется меньшее количество

элементов на бит запоминаемой информации, чем в устройствах

статического типа (обычно три–четыре транзистора вместо шести–восьми),

что позволяет достичь более высокого уровня интеграции. Динамическая

память обладает также более высоким быстродействием и потребляет

меньшую мощность в устойчивом состоянии. Однако для организации цикла

регенерации требуется дополнительное, часто внешнее схемное

оборудование. Поэтому динамическая память эффективна лишь для ОЗУ

относительно большого объема. Память же малого объема обычно реализуют

на статических элементах. Граница между этими типами ОЗУ постепенно

сдвигается в сторону меньшего объема памяти по мере того, как все большая

часть схемы регенерации включается в общую схему.

Статические ОЗУ.

Статические ОЗУ являются основным типом ЗУ для многих микро-

ЭВМ. Рассмотрим статическое ОЗУ Nx1. Схема входных и выходных линий

показана на рис. 1.30.

а) Адресные линии. Количество адресных линий r определяется

объемом ОЗУ (N бит

N 2=

). Например, ОЗУ объемом 1024 бит имеет 10

адресных линий.

б) Линия вывода данных. Используется для вывода адресованного

двоичного разряда памяти.

в) Линия ввода данных. Используется для записи адресованного

информации в соответствующий разряд памяти.

г) Линия чтения/записи. При помощи этой линии на устройство

подается команда ЧТЕНИЕ (вывод) либо ЗАПИСЬ (ввод).

д) Линия выбора (отпирания) кристалла. Используется для отключения

ОЗУ от выходной шины данных (при помощи устройства с тремя

состояниями) и наложения запрета на действие схемы ЗАПИСЬ. Данная

линия предназначена для управления доступом к кристаллу при

использовании более чем N слов памяти.

Статическое

ОЗУ

N x 1 бит

.......

Адресные

линии

Линия

чтения/записи

Линия выбора

кристала

Линия вывода

Линия ввода

Рис. 1.30. Статическое ОЗУ емкостью Nx1 бит

Внешнее функционирование элемента памяти можно описать в

терминах циклов ЧТЕНИЯ и ЗАПИСЬ. Для чтения 1 бит информации из

памяти выполняется следующая последовательность действий.

Линия чтения/записи переводится в состояние ЧТЕНИЕ.

Адрес ячейки памяти, из которой считывается информация, подается

на адресные линии.

Память отпирается путем подачи соответствующего сигнала на линию

выбора кристалла.

Через промежуток времени, необходимый для передачи информации на

выход, происходит считывание требуемого бита с линий вывода.

Цикл ЧТЕНИЕ типичного ОЗУ емкостью 1024 бита составляет

примерно 1 мкс.

Цикл ЗАПИСЬ подобен циклу чтение, за тем лишь исключением, что

линия чтения/записи должна быть установлена в состояние ЗАПИСЬ только

после выдачи адреса за промежуток времени достаточный для прохождения

сигнала через память. При реализации цикла запись производится следующая

последовательность шагов.

Адрес, по которому записывается бит информации, подается на

адресные линии.

Память отпирается путем подачи соответствующего сигнала на линию

выбора кристалла.

На линию чтения/записи подается импульс.

Записываемый бит информации подается на линию ввода.

Для типичного статистического ОЗУ цикл записи занимает 1 мкс.

Для ОЗУ размером NxM, содержащего N слов по M бит в каждом

процедура доступа к памяти для слова длинной M бит такая же, что и для

слова в 1 бит, только вместо линии ввода и линии вывода используется по M

линий ввода и вывода.

Статическая ячейка ОЗУ.

Оперативные ЗУ состоят из отдельных ячеек памяти. В ЗУ данного

типа может использоваться адресация как по принципу линейной выборки,

так и по принципу совпадения токов. Адресация по принципу совпадения

токов обычно применяется в ОЗУ большого объема. Адресуемым элементом

ОЗУ может быть 1 бит либо слово из нескольких битов. В последнем случае

одновременно используется несколько ячеек. При производстве

полупроводниковых ОЗУ используется различная технология, например TTL,

ECL, МОП.

Динамические ОЗУ.

Функционирование динамического ОЗУ усложняется из-за

необходимости периодической регенерации хранимой информации. В

типичном динамическом ОЗУ имеются следующие входные и выходные

линии (рис. 1.31.):

а) Адресные линии. Как и в случае статических ОЗУ, количество

адресных линий зависит от объема памяти; например, ОЗУ объемом 1024 бит

имеет 10 адресных линий, поскольку 10242

= . В большинстве динамических

ОЗУ используется выборка по принципу совпадения токов.

б) Линия вывода данных. Число этих линий является функцией длинны

слова, хранимого в ОЗУ. Например, ОЗУ размером 256х4 имеет 256 адресов

и каждый адрес соответствует 4 бит (т. е. ОЗУ располагает четырьмя

линиями вывода).

в) Линия ввода данных. Число линий ввода также зависит от длинны

слова, хранимого в памяти. На эти линии поступают сигналы,

соответствующие отдельным битам записываемой в ОЗУ информации.

г) Линия предварительной зарядки. На данную линию подается

импульс тока перед считыванием информации с линий ввода для того, чтобы

зарядить выходные емкости. Подача этого импульса должна быть

синхронизирована с импульсом, поступающим на выбор кристалла.

д) Линия чтения/записи Единственная линия, на которую подается

сигнал ЧТЕНИЕ (вывод) или ЗАПИСЬ (ввод). Она обычно находится в

состоянии ЧТЕНИЕ.

е) Линия выбора (отпирания) кристалла. Данная линия используется

для управления входом и выходом памяти. Для выполнения каждого цикла

ЧТЕНИЕ или ЗАПИСЬ на эту линию подается импульс,

синхронизированный с импульсом, поступающим на линию предварительной

зарядки.

При чтении слова из ОЗУ выполняются следующие действия.

Адрес слова, которое необходимо считать, поступает на адресные

линии, где сохраняется в течении необходимого промежутка времени.

На линию предварительной зарядки подается сигнал.

Линия чтения/записи переводится в состояние ЧТЕНИЕ. После

выполнения операции ЗАПИСЬ линия чтения/записи должна быть

переведена в состояние в состояние ЧТЕНИЕ, прежде чем изменится

состояние адресной шины.

При возбуждении линии предварительной зарядки активируется линия

отпирания кристалла. При этом время, в течении которого обе эти линии

возбужденны, должно быть строго определенным.

Для реализации циклов ЗАПИСЬ или ЧТЕНИЕ/ЗАПИСЬ помимо

перечисленных выше действий потребуется еще одно:

При возбуждении линии отпирания кристалла на линию чтения/записи

должен поступить сигнал ЗАПИСЬ, а на линию ввода данные.

Динамическое ОЗУ

N x M бит

Адресные

линии

.......

Линия

чтения/записи

Линия предв.

зарядки

Линия выбора

кристалла

Линии

вывода

....... .......

Линии

ввода

Рис. 1.31. Типичное динамическое ОЗУ N x M

МОП-ячейка динамического ОЗУ.

На рис. 1.32 показана типичная ячейка динамического ОЗУ на трех

транзисторах. В дополнение к этим трем транзисторам, необходимым для

компоновки основной ячейки, вводится четвертый, используемый при

предварительной зарядке выходной емкости C

. Бит информации хранится в

виде заряда емкости затвор-подложка (C

). Для опроса ячейки подается

импульс на линию предварительной зарядки и открывается транзистор Т

При этом выходная емкость C

заряжается до уровня Е

и возбуждается

линия выборки при считывании. В результате открывается транзистор Т

напряжение с которого подается на Т

. Если в ячейки хранится 0 (C

разряжена), то Т

закрыт и на C

сохраняется заряд. Если же в ячейки

содержится 1 (C

заряжена), то транзистор Т

открыт и C

разрядится. На

выход поступит содержимое адресуемой ячейки.

Операция ЗАПИСЬ выполняется путем подачи соответствующего

уровня на линию записи данных с последующей подачей импульса на линию

выборки при записи. При этом транзистор Т

включен, и C

заряжается до

потенциала линии данных.

Существуют различные схемные варианты реализации динамического

ОЗУ. Во всех этих вариантах используется МОП-технология, поскольку для

предотвращения быстрой разрядки емкости C

необходимо высокое полное

входное сопротивление. Однако и для случая МОП-приборов необходима

периодическая регенерация ячейки (подзарядка C

). Период регенерации

зависит от температуры и находится, как правило, в интервале 1-3 мс при

температуре от 0 до 55 °С.

Линия считывания данныхЛиния записи данных

Линия

выборки

при записи

Линия

выборки при

считывании

Линия

предварительной

зарядки

Рис. 1.32. Типичная динамическая ячейка памяти.

Регенерация динамического ОЗУ.

Регенерация ячейки динамического ОЗУ выполняется путем

считывания хранимого байта информации, передачи его на линию записи

данных и последующей записи этого бита в ту же ячейку при помощи

импульса, подаваемого на линию выборки при записи. Для каждого столбца

ячеек имеется свой усилитель регенерации. Поэтому для всех элементов

одной строки регенерация осуществляется за один цикл. Во время

регенерации адрес строки необходимо подать на дешифраторы. Поскольку

все элементы строки регенерируются одновременно, то необходимо подать

на дешифратор и адрес столбца. Регенерация для элементов строк должна

производится каждые 2 мс и может быть выполнена для всех строк либо за

32 цикла подряд, либо перемежаясь с циклами ЧТЕНИЕ и ЗАПИСЬ. Для

выборки адреса из регистра адреса памяти в течении обычного цикла памяти

и для выборки адреса регенерируемой строки в цикле регенерации должны

использоваться внешние логические схемы, а установление

последовательности адресов регенерации производится при помощи

счетчика приращений адреса строки.

1.3.2. АЦП и ЦАП

1.3.2.1. Общие сведения

Увеличение скорости и точности обработки информации в устройствах

и системах радиоэлектроники и вычислительной техники потребовало

разработки большого класса быстродействующих однокристальных схем

аналого-цифровых и цифроаналоговых преобразователей (АЦП и ЦАП)

широкого применения.

Микросхемы преобразователей сигналов по сравнению с цифровыми

микросхемами имеют следующие особенности:

- высокую точность и большую стабильность выходных и входных

характеристик в широком диапазоне температур;

- сравнительно большое число контролируемых параметров в

технологическом цикле производства, при контроле готовых схем,

механических и климатических испытаниях;

- высокое требование к контрольно–измерительной аппаратуре по

точности и производительности при проверке статических и динамических

параметров.

В настоящее время промышленностью выпускается большая

номенклатура микросхем ЦАП серий К594ПА1, К1108ПА, К1118ПА,

К572ПА и АЦП серий К1107ПВ, К572ПВ, К1113ПВ и др. Для построения

современных вычислительных систем обработки информации широко

применяются быстродействующие ЦАП и АЦП.

Необходимо отметить следующие основные тенденции развития

микросхем ЦАП и АЦП: расширение функциональных возможностей за счет

увеличения схемной и конструктивной сложности; повышение разрядности с

одновременным понижением потребляемой мощности; рост быстродействия

до 100–150 МГц при преобразовании сигналов с частотой от 25 до 50 Мгц.

Уровень и направления развития микроэлектронных ЦАП и АЦП в

значительной степени определялись и продолжают определяться

требованиями к техническим и эксплуатационным характеристикам

радиоэлектронной аппаратуры (РЭА), в которой они применяются. Широкое

распространение микросхемы ЦАП и АЦП получили в приеме, обработке и

передаче большого объема информации в реальном масштабе времени при

решении задач радиолокации, телевидения, навигации и др.

АЦП используются также в устройствах для измерения и снятия

характеристик аналоговых цепей, с последующей обработкой данных на

ЭВМ. На рис.1.33 показана структурная схема для автоматического