Сушкин И.Н. Вычислительная техника и информационные технологии. Курс лекций

Подождите немного. Документ загружается.

Рис. 2.7. Вариант дешифрации адресов ВУ

Если в системе реализуется ввод – вывод, отображенный на память, то

могут потребоваться дополнительные дешифраторы.

При использовании ВУ, ориентированных на передачу байтов, может

оказаться целесообразным преобразование двухбайтовой ШД в

однобайтовую (рис. 2.8). Это, в частности, требуется для организации

прямого доступа к памяти с помощью БИС контроллера ПДП К1810ВТ37 и

для пересылки блоков данных между ЗУ и ВУ с помощью цепочечных

команд. В последнем случае ввод – вывод должен быть организован с

отображением на адресное пространство памяти. Устройства, подключаемые

к однобайтовой шине данных, могут получать четные или нечетные адреса

произвольно.

Рис. 2.8. Схема преобразования двухбайтовой шины данных в однобайтовую

для подключения ВУ

Особенности архитектуры микропроцессора I8088.

Интегральная схема К1810ВМ88 представляет собой 16-битовый

микропроцессор с 8-битовой внешней шиной данных. Он предназначен,

прежде всего для перевода аппаратных средств, построенных на базе МП

К580ВМ80 и К1821ВМ85, на программную среду МП К1810ВМ86 с целью

повышения производительности этих средств. Его нередко используют и в

оригинальных разработках, поскольку при этом упрощаются построение

блоков памяти и разводка проводника на печатной плате по сравнению с МП

К1810ВМ86. Микропроцессоры ВМ86 и ВМ88 имеют аналогичную

архитектуру и одинаковую систему команд. В ВМ88 сохранены 16-битовые

общие и сегментные регистры, АЛУ для обработки 16-битовых операндов,

сумматор для вычисления 20-битового физического адреса и средства

поддержки многопроцессорных систем. Различия между этими двумя МП

состоят в изменении разрядности шины данных и соответствующих

изменениях структуры и работы шинного интерфейса.

Назначение и нумерация выводов БИС ВМ88 такие же, как БИС ВМ86

(рис. 2.2), но линии адреса А15–А8 используются только для выдачи адресов,

а линия ВНЕ заменена линией состояния SSO, так как ВМ88 может

обращаться только к байтам и надобность в сигнале разрешения старшего

байта шины ВНЕ отпадает. При работе ВМ88 в минимальном режиме сигнал

SSO логически эквивалентен сигналу состояния SO, который вырабатывается

МП ВМ86 в максимальном режиме. Сочетание сигналов IO/М, DT/R и SSO

позволяет однозначно определить тип выполняемого цикла шины (табл. 2.4).

При работе ВМ88 в максимальном режиме на выводе 34 постоянно

присутствует высокий потенциал.

Необходимо отметить, что инвертировано значение сигнала выбора

памяти и внешних устройств, чтобы он совпадал с сигналом IO/М

микропроцессора ВМ86. Однако остальные управляющие сигналы ВМ88 и

ВМ86 различны, что требует существенного изменения логики управления

шиной при введении ВМ88 в системы, выполненные на базе ВМ86.

Изменения в подсистемах памяти и ввода – вывода могут быть небольшими

(если не требуется увеличения емкости памяти), поскольку адреса и данные в

ВМ88 мультиплексируются, как и в МП ВМ86. Значения адресных сигналов

А15 – А8 запоминаются во внутреннем регистре МП, и их не нужно

защелкивать во внешнем регистре с помощью строба ALE.

Таблица 2.4

IO /М DT/R STO Тип цикла шины

0 0 0 Подтверждение прерывания

0 0 1 Чтение из порта ввода – вывода

0 1 0 Запись в порт ввода – вывода

0 1 1 Останов

1 0 0 Выборка команды

1 0 1 Чтение данных из памяти

1 1 0 Запись данных в память

1 1 1 Пассивное состояние (нет цикла шины)

Длина очереди команд МП ВМ88 выбрана равной 4 байт, поскольку в

отличие от ВМ86 ВМ88 может считывать только байты (а не слова) за один

цикл шины и соответствующее увеличение времени выборки команд не

позволяет полностью использовать 6-байтовую очередь для повышения

производительности. Порядок опережающей выборки команд отличается

тем, что ВМ88 инициирует цикл шины для выборки команды, когда в

очереди оказывается один свободный байт, а не два, как в ВМ86. Передача в

ВМ88 одного байта за цикл шины приводит к увеличению времени

выполнения команд на четыре такта при передаче каждого слова. Поэтому

при оценке времени выполнения команд необходимо учитывать число

обращений к памяти и к портам ввода – вывода для передачи слов.

Временные диаграммы сигналов МП ВМ88 (кроме А15–А8) совпадают с

диаграммами сигналов ВМ86 (рис. 2.9).

Рис. 2.9. Временная диаграмма работы МП ВМ88

При построении систем, содержащих ЦП ВМ86/ВМ88 и сопроцессор

ВМ87, необходимо, чтобы сопроцессор имел информацию о типе

используемого ЦП и соответственно о разрядности шины данных и длине

очереди команд. Для этого сопроцессор проверяет уровень сигнала на выводе

34 непосредственно после окончания сигнала RESET, на котором ВМ88 в

максимальном режиме устанавливает постоянное напряжение высокого

уровня, а ВМ86 — сигнал BHE/S7. Так как в ВМ86 первой выбирается

команда по четному адресу FFFFO, то первоначально устанавливается

сигнал ВНЕ = 0. Естественно, что ЦП и сопроцессор должны иметь общую

линию сброса. Когда к ЦП подключены сопроцессор и независимый

процессор, который выбирает свои команды, сопроцессор должен

определять, каким процессором выбирается команда, чтобы правильно

модифицировать свою очередь команд. Для этого сопроцессор контролирует

бит состояния ST6, на который МП ВМ88, как и ВМ86, всегда выводит

напряжение низкого уровня, а процессор ввода – вывода ВМ89 – высокого

уровня.

Рис. 2.10. Микропроцессорная система на основе ВМ88

Наиболее просто МПС на базе ВМ88 строится с использованием БИС

ОЗУ с портами ввода – вывода и таймером К1821РУ55 и ПЗУ с портами

ввода – вывода К1821РУ55 (рис. 2.10). Эта система легко расширяется путем

подключения дополнительных БИС. В частности, может потребоваться

увеличение емкости ОЗУ, которая в приведенном на рис 2.10.

2.3.6. Генерация и обработка прерываний

2.3.6.1. Внешние, внутренние и программные прерывания

В обыденной жизни всем нам время от времени приходится

сталкиваться с прерываниями, какие-то нам приятны (например, позвонил

друг), и мы с удовольствием прерываем своё занятие и отвлекаемся,

некоторые нам не нравятся, и мы позволяем себе не реагировать на них, на

другие мы просто обязаны ответить. По такому же принципу организована

вычислительная система. Прерывания существенно увеличивают

эффективность вычислительной системы, если бы в системе не было

прерываний, то процессору пришлось бы самому периодически проверять, не

требует ли какое-либо устройство обслуживания (в микропроцессорной

технике это называется «режим опроса»).

Прерывания могут поступить от внешних устройств, они могут быть

инициированы специальными командами или самим микропроцессором.

Итак, прерывания – это вызываемый определённым образом процесс,

переключающий МП на выполнение другой программы с последующим

возвратом к прерванной программе. Прерываний в МПС на базе I8086/88 256

типов (0…255). Они делятся на внешние аппаратные, внутренние аппаратные

и программные. Любые прерывания требуют новых адресов подпрограмм

прерываний, которые выбираются из таблицы векторов. Каждый вектор

представляет собой два 16-разрядных слова, расположенных в соседних

ячейках памяти, причём в ячейке с меньшим адресом (чётным) содержится

смещение в кодовом сегменте (новое значение IP), а в ячейке с большим

адресом новое значение базового адреса кодового сегмента (значение CS).

Под векторы (указатели) прерываний в общем пространстве адресов памяти

зарезервирована область 0-3FFh.

Внешние аппаратные прерывания вызываются внешними по

отношению к МП событиями, возникающими асинхронно по отношению к

исполняемой программе. Процессор может воспринимать прерывания после

выполнения каждой команды, длинные строковые команды имеют для этого

специальные окна. Аппаратные прерывания подразделяются на маскируемые

и немаскируемые. Для этого у процессора есть два входа: INTR (Interrupt

Requist) и NMI (Non Mascable Interrupt). Маскируемые прерывания

вызываются переходом в единицу сигнала на входе INTR и выполняются при

установленном флаге разрешения прерываний (IF=1). Управление флагом IF

производят команды CLI – сброс флага IF =0 и STI – установка флага

IF=1(однобайтные команды, выполняемые за два такта) (рис. 2.11). В случае

перехода к подпрограмме процессор сохраняет в стеке адрес возврата в

основную программу (содержимое CS и IP), регистр флагов, сбрасывает

флаг IF и вырабатывает два следующих друг за другом цикла подтверждения

прерываний, в которых генерируются два соответствующих сигнала INTA

(Interrupt Acknolidge). Высокой уровень сигнала на входе INTR должен

сохраняться по крайней мере до появления сигнала INTA. Первый цикл

подтверждения прерываний и сигнал INTA холостой, предупреждающий ВУ

о принятии запроса и необходимости подготовки номера вектора. По

второму сигналу INTA, служащему сигналом чтения в этом цикле,

происходит считывание по шине данных байта, содержащего номер вектора,

соответствующего данному типу аппаратного прерывания. Полученный

номер вектора умножается в процессоре на 4, это значение помещается в

регистр IP. Тем самым определяется точка входа в таблицу векторов, откуда

считывается адрес подпрограммы, соответствующий полученному запросу.

Обработка текущего прерывания может быть, в свою очередь, прервана

немаскируемым прерыванием, а если в подпрограмме разработчик

программы установит флаг IF, то и другим маскируемым аппаратным

прерыванием (вложенные прерывания). После аппаратного сброса по сигналу

CLR (RESET) флаг IF сброшен, и маскируемые прерывания не возможны.

По окончании выполнения подпрограммы по команде IRET МП

извлекает из стека адрес возврата и сохранённое значение регистра флагов.

При использовании команды RET (FAR) регистр флагов из стека не

восстанавливается.

Рис. 2.11. Диаграмма машинного цикла «Прерывание»

Немаскируемые прерывания выполняются независимо от состояния

флага

по сигналу

NMI

. Высокий уровень на этом входе вызовет

прерывание с фиксированным номером 2 (табл. 2.5), которое выполняется

так же, как и маскируемое. Этот вход используется для обработки в связи с

экстренной ситуацией, например, сбоем по питанию, обнаружением ошибки

памяти. Немаскируемое прерывание не требует номера вектора, поэтому в

ответ на сигнал на входе

NMI

нет цикла «подтверждение прерывания», и

сигнал на выходе

INTA

не формируется. Это помогает достигнуть высокой

реакции, так как МП сразу же входит в таблицу векторов и считывает адрес

соответствующей подпрограммы прерывания.

Внешние прерывания могут появляться в произвольный момент. Время

реакции МП, определяющее запаздывание обслуживания прерывания,

зависит от времени выполнения текущей команды. Наибольшее время

выполнения у команд умножения, деления и команд сдвига на много бит.

Внутренние прерывания могут возникнуть по особым условиям в двух

случаях:

- прерывание (тип 0) при выполнении команд

DIV

IDIV

вызывающее переполнение разрядной сетки;

- пошаговые (отладочные) прерывания (тип 1).

Прерывание из-за ошибки деления возникает. Когда при выполнении

команд

DIV

или

IDIV

формат частного превышает формат получателя или в

случае деления на нуль.

Прерывание типа 1 обеспечивает пошаговую работу, им управляет

флажок

(флаг трассировки). Если

=1, то по окончанию следующей

команды возникает прерывание, вызывающее обращение к таблице векторов

с адресами 00004…00007. При этом, как и в предыдущем случае. В стек

автоматически записываются значения из регистров

CSIP

и регистр флагов.

При выполнении подпрограммы флаги

сбрасываются, чтобы при

выполнении подпрограммы процессор работал обычным способом, а не в

пошаговом режиме, но при выходе из подпрограммы исходное значение

регистра флагов, включая и разрешенный флажок

, восстанавливается.

Таким образом, сразу после команды, выполненной за возвратом из

подпрограммы, снова появится прерывание. Значит, до тех пор, пока флажок

установлен, прерывание возникает после каждой команды. Флажок

можно установить или сбросить посредством включения в стек регистра и

извлечения этой информации в процессор с последующим необходимым

маскированием. Для включения регистра флагов

в стек и извлечения его из

стека предусмотрены команды

PUSHE

POPF

соответственно.

Таблица 2.5

Таблица указателей векторов прерываний

Программные прерывания не зависят от состояния флагов

, они

бывают трех видов:

- пользовательские

INT

тип (номер вектора);

- специальное прерывание

INT

;

- прерывание по переполнению

INTO

В прерываниях, определяемых пользователем при составлении

программы, вторым байтом задается номер вектора прерывания. Считанный

второй байт множится в процессоре на 4, тем самым определяется точка

входа в таблицу векторов, где хранится адрес подпрограммы прерывания.

При переходе к подпрограмме в стеке запоминается адрес возврата в

программу

(

)

и регистр флагов. При этом может быть выполнении

межсегментный переход.

Однобайтная команда

INT

определена как прерывание контрольной

точки (точки разрыва). Контрольные точки обычно используются как

средства отладки. Эту команду также можно использовать, чтобы вставить

дополнительный фрагмент программы без ее повторной трансляции.

Прерывания по переполнению (тип 4) выполняются по обднобайтной

команде

INTO

, которую обычно ставят в программе после арифметических

команд над числами со знаком.

2.4. Система команд микропроцессора I8086

Ассемблер позволяет общаться с компъютером на его собственном

языке и непосредственно управлять аппаратными средствами. Вам кажется,

что компъютер «понимает» языки высокого уровня, на самом деле

программы исполняются на машинном языке, который и управляет

процессором. Следовательно, программы должны предварительно

переводиться в машинный код (компилироваться). Программы на языке

ассемблера также переводятся в машинный код программой – транслятором,

но одной команде в этом случае соответствует машинный код величиной от

одного до шести байт, а каждый оператор языков высокого уровня обычно

преобразуется в целый набор машинных кодов. У каждого языка есть свои

достоинства, но только на языке ассемблера обеспечивается максимальный

доступ к процессору, что позволяет достичь высоких скоростей при

выполнении программ, на нём можно писать более гибкие программы.

Основной недостаток связан с тем, что ассемблерная программа может

исполняться только на том типе процессора, для которого она была написана.

2.4.1. Форматы команд

Команды и данные представляются в одинаковой формат т. е. в виде

двоичных чисел, которые по шине данных передаются в центральный

процессор. Команда должна определить:

- саму операцию, эта часть называется кодом операции (КОП);

- информацию об адресе или адресах (в зависимости от типа команды)

данных, с которыми нужно произвести операцию.

Кроме того, нужно явно или неявно определиться с местом помещения

результата и адресом следующей команды.

Последние процессоры серии Intel имеют максимальную длину

машинной команды – 15 байт. Реальная команда может содержать гораздо

меньшее количество полей, вплоть до одного – только КОП. В дальнейшем

будем рассматривать форматы команд только для микропроцессора I8086/88.

Команды микропроцессора I8086/88 (К1810ВМ86/88) могут адресовать

один или два операнда. Однако в таких командах один из операндов должен

обязательно располагаться в регистре, поскольку имеются команды типа

регистр – регистр, регистр – память и память – регистр, но команды типа

память – память отсутствуют (за исключением команды обработки строк

данных).

В общем виде формат команд приведён на рис. 2.12.

КОП Биты

d, w или

s, w

mod Reg R/m Disp 8/16 Date 8/16

1 байт 1 байт 1-2 байта 1-2 байта

Рис. 2.12. Формат команд

Первый байт команды содержит код операции КОП и однобитовые

поля d и w или s и w или один бит w. При d=1 осуществляется передача

операнда или результата операции в регистр, который определяется полем

reg второго байта команды, при d = 0 – передача из указанного регистра.

Поле w определяет разрядность операнда: при w = 1 команда оперирует

словами, при w = 0 – байтом.

Второй байт называется постбайтом. С его помощью определяются

участвующие в операции регистры и ячейки памяти. Постбайт состоит из

трёх полей: двухбитовое поле mod и два трёхбитовых поля reg – регистр и

r/m – регистр/память. Поле mod используется для определения способа

адресации, поле reg определяет операнд, который обязательно находится в

регистре микропроцессора (далее – МП) и условно считается вторым

операндом. Это поле используется для указания имени регистра (табл. 2.6)

только в двухоперандных командах. Если в команде один операнд, то он

определяется полем r/m, а поле reg используется для расширения кода

операции. В таблице 2.5 представлены закодированные значения регистров

микропроцессора.

Таблица 2.6

Поле r/m или

reg

W=0 W=1 Поле r/m

или reg

W=0 W=1

000 AL AX 100 AH SP

001 CL CX 101 CH BP

010 DL DX 110 DH SI

011 BL BX 111 BH DI