Кочергин В.И. Теория многомерных цифро-векторных множеств
Подождите немного. Документ загружается.
Глава 2
130
Таким образом могут быть реализованы все следующие нечетные коэффи-
циенты деления m = 7, 5, 3.
Пропустив процедуру составления таблиц переключения RS триггеров
управляемого делителя-счетчика, которые выполняются аналогично табл. 2.4.1,
покажем графически соотношения между входными сигналами α и сигналами
a
1
– a
9
.
Для деления на семь (рис. 2.28) сигналы a
1
– a
7
представляют цифры основа-
ния n = 14, а другие сигналы определяются зависимостями a
9
= a
7
, a
8
= a
1
. При
этом выходной частотный сигнал α
7
= a
1
.
Для деления на пять (рис. 2.29) сигналы a
1
– a
5
представляют цифры основа-
ния n = 10, а другие сигналы определяются зависимостями a
9
= a
5
, a
8
= a
3
, a
7
= a
2
.
При этом выходной частотный сигнал α
5
= a
1
.
Для деления на четное число (m – γ/2) в схеме рис. 2.27 необходимо убрать
одну из связей i-го RS триггера с триггером под номером γ. Например, триггер γ
будет всегда совпадать с частично ведущим триггером только тогда, когда он
находится в положении 1*. Это состояние записывается следующим образом:
i (1*) → γ. Очевидно, что в схеме возможно
использовать и другое состояние
№ 0 1 2 3 4 5 6 7 8 9 10 11 12 13
α
a
1
a
2
a
3
a
4
К=7 a
5
a
6
a
7
a
8
a
9
Рис. 2.28
i
i + γ
Рис. 2.27
&
&
&
&
&
&
1*
i → i+γ
0*
i → i+γ
Синтез умножителей, делителей и счетчиков
131
i (0*) → γ. В дальнейшем будем рассматривать только первый вариант соеди-
нения.
Для деления на восемь в схеме необходимо установить соединение
7 (1*) → 9, тогда режим работы делителя-счетчика будет определяться
табл. 2.4.2.
Таблица 2.4.2
Т
р
игге
р
ы№
1 2 3 4 5 6 7 8 9
Кольцо
0
0 0 1 010101
Л
1
0 1 1 010101
П
р
2
0 1 0 0 10101
Л
3
0 1 0 110101
П
р
4
0 1 0 1 00101
Л
5
0 1 0 1 0 110 1
П
р
6
0 1 0 1 0 1 001
Л
7
0 1 0 1 0 1 0 11
П
р
8
0 1 0 1 0 1 0 1 0
Л
9
1 1 0 101010
П
р
10
1 0 0 101010
Л
11
1 0 1 1 01010
П
р
12
1 0 1 001010
Л
13
1 0 1 0 11010
П
р
14
1 0 1 0 1 0010
Л
15
1 0 1 0 1 0 111
П
р
Графические соотношения между входными сигналами и сигналами кода
a
1
– a
9
, определяющие основание системы счисления n = 16, приведены на
рис. 2.30.
В этом случае все сигналы синтезированного кода a
1
– a
9
определяют осно-
вание системы счисления n = 16. В записи Либау – Крейга эти многофазные
сигналы представляются следующим образом:
a'
1
= a
1
a
2
, a'
2
= a
3
a
2
, a'
3
= a
3
a
4
, a'
4
= a
5
a
4
, a'
5
= a
5
a
6
, a'
6
= a
7
a
6
, a'
7
= a
7
a
8
, a'
8
= a
1
a
9
.
При этом выходной частотный сигнал делителя-счетчика определяется за-
висимостью
α
8
= a'
8
= = a
1
a
9
.
№ 0123456789
α
a
1
a
2
a
3
a
4
К=5 a
5
a
6
a
7
a
8
Рис. 2.29
a
9
Глава 2
132
Поскольку число 8 кратно 4 и 2, то несложно сформировать сигналы систем
счисления оснований n =8 и n =4.
№ 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
α
a
1
a
2
a
3
a
4
К=8 a
5
a
6
a
7
a
8
a
9
Для деления на четыре можно непосредственно из сигналов девятифазного
кода получить четырехфазный код, например в записи Либау – Крейга для ос-
нования n = 8. Это следующие выражения:
a'
1
= a
2
a
6
∨ a
1
a
5
, a'
2
= a
7
a
3
∨ a
6
a
2
, a'
3
= a
4
a
8
∨ a
3
a
7
, a'
4
= a
9
a
5
∨ a
8
a
4
,
а частотный выходной сигнал делителя-счетчика определяется выражением
α
4
= a'
3
= a
5
a
1
∨ a
4
a
8
.
Для деления на два можно также непосредственно из сигналов девятифаз-
ного кода получить двухфазный код, например в записи Либау – Крейга для ос-
нования n = 4. Это выражения:
a'
1
= a
2
a
4
∨ a
6
a
8
∨ a
1
a
3
∨ a
5
a
7
, a'
2
= a
5
a
3
∨ a
9
a
7
∨ a
4
a
2
∨ a
8
a
6
,
а частотный выходной сигнал делителя-счетчика определяется выражением
α
2
= a'
2
= a
3
a
1
∨ a
7
a
5
∨ a
2
a
9
∨ a
6
a
4
.
Получение коэффициента деления на шесть можно реализовать двумя вари-
антами перестройки схемы делителя-счетчика. Первый вариант выполнения оп-
ределяется установкой соединения 3 (1*) → 9, а второй – двумя соединениями
7 (1*, 0*) → 9, 5 (1*) → 7. Для реализации выберем первый вариант соединения.
На рис. 2.31 приведены соотношения между входными сигналами α и сиг-
налами кода a
1
– a
9
, определяющие основание системы счисления n = 12.
№ 0 123 4567891011
α
a
1
a
2
a
3
a
4
К=6 a
5
a
6
a
7
a
8
a
9
Рис. 2.31
Рис. 2.30
Синтез умножителей, делителей и счетчиков
133
Тогда сигналы шестифазного кода в записи Либау – Крейга представляются
следующими выражениями:
a'
1
= a
2
a
8
, a'
2
= a
9
a
3
, a'
3
= a
4
a
1
, a'
4
= a
2
a
5
, a'
5
= a
6
a
3
, a'
6
= a
7
,
а частотный выходной сигнал делителя-счетчика определяется выражением
α
6
= a'
7
= a
7
.
Алгоритм выполнения логического блока, который должен будет по внеш-
ним цифровым сигналам управлять режимом работы делителя-счетчика, т.е.
изменять его коэффициент деления, ясен из изложенного выше и определяется
табл. 2.4.3.
Таблица 2.4.3
Соединение в схеме делителя-счетчика
Входной
код
К
д
3 (1*) → 9 5 (1*) → 9 5 (0*) → 9 7 (1*) → 9 7 (0*) → 9
1 2
2 3
3 4
4 5
5 6
6 7
7 8
Из данных этой таблицы ясно, как реализуется принципиальная схема логи-
ческого блока, управляющего режимом работы делителя-счетчика.
При этом необходимо отметить, что число режимов работы управляемого
делителя-счетчика, охватывающее все коэффициенты деления от единицы до
m, определяется зависимостью (m + 1)/2. Так, для представленного выше дели-
теля-счетчика (m = 9) это пять режимов: 9(3), 8(4,2), 7, 6, 5. Для одиннадцати-
фазного
делителя-счетчика (m = 11) это шесть режимов работы: 11, 10(5, 2),
9(3), 8(4,2), 7, 6 и т.д., где кратные частоты получаются без изменения основ-
ного режима работы.
Остановимся на выполнении коммутаций выходных цифровых сигналов
кода при изменении коэффициентов деления и соответственно оснований сис-
тем счисления разрядов многоразрядного делителя-счетчика многофазного ко-
да. Пусть при этом цифровой код разрядов представляется в многофазном коде
записью Либау – Крейга.
При делении на нечетное число это будут непосредственно сигналы RS
триггеров, записанные в определенной последовательности.
При делении на четное число это будут синтезированные сигналы, опреде-
ляемые логическими схемами по приведенным выше выражениям. Эти логиче-
ские выражения приведены в табл. 2.4.4, где последние сигналы каждой колон-
ки определяют также сигнал α выходной частоты делителя-счетчика.
При делении входной частоты на девять (код управляющего цифрового
сигнала соответствует цифре 7
b
) все девять выходных шин определяют код
числа делителя-счетчика.
При делении входной частоты на восемь (код управляющего цифрового
сигнала соответствует цифре 6
b
) только восемь выходных шин определяют код
Глава 2
134
числа делителя-счетчика и т.д. вплоть до деления на два, когда две выходные
шины определяют этот код.
Принципиальная схема логического блока, реализующего алгоритм, пред-
ставленный табл. 2.4.4, приведена на рис. 2.32.
Таблица 2.4.4
В схеме блока используются десять мультиплексоров MS
1
– MS
10
и преоб-
разователь входного кода ПК.
Мультиплексоры MS
1
– MS
5
, MS
10
являются коммутаторами из 8 в 1; MS
6
,
MS
7
– коммутаторами из 4 в 1; MS
8
, MS
9
– коммутаторами из 2 в 1. Причем
мультиплексоры MS
3
– MS
9
имеют каждый выходную шину с тремя устойчи-
выми состояниями.
Рядом с входными информационными шинами первых девяти мультиплек-
соров написаны светлым шрифтом взятые из табл. 2.4.4 номера сигналов в коде
Либау – Крейга, а информационные сигналы, совпадающие с сигналами RS
триггеров делителя-счетчика, представлены непосредственно.
На выходных шинах преобразователя кодов входной двоичный код B(b
1
, b
2
,
b
3
) преобразуется в сигналы интегрального кода L
1
= 0 ∨ ... ∨ 6, L
2
= 0 ∨ ... ∨
5, ... , L
6
= 0 ∨ 1, L
7
= 0. При наличии этих сигналов на управляющих входах соот-
ветствующих мультиплексоров MS
3
– MS
9
их выходные шины отключаются.
Таким образом, при входном цифровом коде цифры 0
b
будут использованы
только выходные сигналы MS
1
, MS
2
соответственно на выходных шинах 1 и 2;
при входном цифровом коде цифры 1
b
будут использованы выходные сигналы
MS
1
, MS
2
, MS
3
соответственно на выходных шинах 1, 2 и 3 и т.д. вплоть до
цифрового входного кода цифры 7
b
, когда будут подключены к выходным ши-
нам 1–9 сигналы мультиплексоров MS
1
– MS
9
.
Десятый мультиплексор MS
10
, где его информационные входы соединены с
выходными шинами мультиплексоров MS
2
– MS
9
, а входы выбора данных – с
входами шин двоичного кода
B(b
1
, b
2
, b
3
), служит для формирования частотного
выходного сигнала α делителя-счетчика.
Входной код
0
b
1
b
2
b
3
b
4
b
5
b
6
b
7
b
a'
1
a
2
a
4
∨a
6
a
8
∨a
1
a
3
∨a
5
a
7
1
a
2
a
2
a
6
∨a
1
a
5
2
a
2
a
2
a
8
3 a
2
a
2
a
1
4 a
2
a'
2
a
5
a
3
∨a
9
a
7
∨a
4
a
2
∨a
8
a
6
5
a
3
a
7
a
3
∨a
6
a
2
6
a
3
a
9
a
3
7 a
3
a
2
a
3
8 a
3
a'
3
a
4
a
4
a
8
∨a
3
a
7
9
a
4
a
4
a
1
10 a
4
a
4
a
3
11 a
4
a'
4
a
9
a
5
∨a
8
a
4
12
a
5
a
2
a
5
13 a
5
a
4
a
5
14 a
5
a'
5
a
6
a
6
a
3
15 a
6
a
6
a
5
16 a
6
a'
6
a
7
a
7
a
6
a
7
17 a
7
a'
7
a
8
а
8
a
7
18 a
8
a'
8
a
9
a
1
19 a
9
Выходной код
a'
9
a
1
Синтез умножителей, делителей и счетчиков
135
Таким образом, проведен синтез управляемого делителя-счетчика, который
позволяет получить выходной частотный сигнал с неизменным для заданного
коэффициента деления периодом и цифровым выходным кодом, изменяющим
соответствующим образом основание системы счисления, оставаясь при этом
во всех режимах многофазным.
MS
10
MS
9
MS
8
MS
7
MS
6
MS
5
MS
4
MS
3
MS
2
MS
1
ПК
Рис. 2.32
8
a
8
9
1
7
6
5
4
3
2
В
ы
х
о
д
н
ы
е
ц
и
ф
р
о
в
ы
е
ш
и
н
ы
a
8
19
a
8
18 a
8
a
7
17 a
7
a
7
a
6
16 a
6
15 a
6
a
5
14 a
5
13 a
5
12
a
4
11 a
4
10 a
4
9 a
4
a
3
8 a
3
7 a
3
6 a
2
5
b
3
b
2
b
1
b
1
b
1
b
2
b
1
b
2
b
1
b
3
b
2
b
1
b
3
b
2
b
1
b
3
b
2
b
1
b
3
b
2
b
1
b
3
b
2
b
1
b
3
b
2
b
1
a
2
4 a
2
3 a
2
2 a
2
1
α
Глава 3
КОНТРОЛЕСПОСОБНОСТЬ
ПОЗИЦИОННЫХ СИСТЕМ СЧИСЛЕНИЯ
Проблема синтеза высоконадежных систем управления электроприводами и
комплексами энергоснабжения, состоящими из большого количества аналого-
вых и цифровых электронных блоков, приобретает все большее значение.
Одним из основных и перспективных путей достижения высоких показате-
лей надежности таких комплексов является их синтез на базе использования
самопроверяемых электронных блоков. Причем электронные блоки современ-
ных электроприводов становятся все более сложными.
Самопроверяемость в этом случае есть свойство обнаружить, а в лучшем
случае и устранить неисправности как в основной, так и во встроенной аппара-
туре контроля. Причем эти операции должны выполняться в режиме реального
времени без прогонки специальных тестов или имитации неисправных состоя-
ний. Такой подход не исключает прогонки специальных тестов до момента
включения электропривода для определения его готовности к выполнению не-
обходимых функций.
Аналогичные задачи стоят достаточно давно и перед разработчиками ЭВМ,
где использование самопроверяемых схем встроенного контроля позволяет из-
бежать проблемы «контролера над контролером» и свести в идеале неконтро-
лируемое ядро системы к нулю [9].
Решение этой проблемы для ЭВМ далеко до завершения, хотя ограничива-
ется в основном пока только задачей обнаружения неисправностей. Это объяс-
няется большой сложностью решения задач самоконтроля, где средства дости-
жения отказоустойчивости очень разнообразны. Выбор средств обеспечения
отказоустойчивости зависит и от условий применения, и от требований к пока-
зателям надежности систем, а обоснование выбора
средств весьма затрудни-
тельно. При этом следует учитывать, что обычно ЭВМ работают в «тепличных»
условиях внешних помех, а использование электронных блоков, например, в
электроприводах далеко от таких «тепличных» условий.
Отказоустойчивость электронных блоков и системы в целом достижима не
только с помощью обеспечения самопроверяемости, а также самым распро-
страненным способом – резервированием,
в частности использованием мажо-
ритарных структур либо полным поэлементным резервированием блоков.
Ничто не является для нас более нагляд-
ным, чем фигура, ибо ее можно осязать и ви-
деть.
Декарт
Числа повторяют пространство, хотя
так от него отличны.
Паскаль
Контролеспособность позиционных систем счисления
137
Однако резервирование, которое устраняет последствия полного выхода из
строя какого-либо элемента схемы, не может служить гарантией защиты от все-
возможных видов кратковременных сбоев в схеме. Поэтому создание высоко-
надежных схем заключается в сочетании резервирования и использовании из-
быточных кодов, позволяющих обнаруживать и даже исправлять ошибки при
передаче, хранении и выполнении определенных логических и арифметических
операций над сигналами.
Самым простым решением задачи контролеспособности цифровых уст-
ройств является использование двухпроводных кодов. Именно в применении
этих кодов ряд исследователей видит решение вопроса контролеспособности
ЭВМ [12, 5].
В двухпроводном коде каждый информационный разряд дополняется еще
одним разрядом, причем значение сигнала в дополнительном разряде противо-
положно значению сигнала в информационном разряде, т.е. он является его ин-
версией. Следовательно, для двухпроводного кода кодовыми словами A явля-
ются слова, у которых каждый информационный разряд и соответствующий
ему дополнительный разряд имеют противоположные значения, т.е. 0*1* или
1*0*. Ошибочным является слово, у которого найдется по крайней мере одна
такая пара разрядов, где информационный и дополнительный разряды совпа-
дают. Для определения работоспособности какого-либо вычислительного блока
либо комплекса в целом необходимы два условия. Первое из них заключается в
том, что информационные и дополнительные разряды существуют независимо
один от другого на всем протяжении от входа устройства до его выхода, а не
образуются простым инвертированием сигналов при их передаче между узлами
или блоками схемы. Второе обусловлено тем, что каждый функциональный
узел выполняется для получения раздельно информационных и дополнитель-
ных разрядов.
Отмеченное поясняется рис. 3.1, а, где приведены информационные A, B и
дополнительные A, B сигналы, поступающие в два функциональных блока: Ф
1
,
Ф
2
. Блоки формируют соответственно функционалы информационных F и до-
полнительных F сигналов. Связь между сигналами F и F поясняется их геомет-
рическим образом (рис. 3.1, б) в многомерном цифровом пространстве, напри-
мер операнд A и B.
Правильность работы любого функционального блока и комплекса в целом
будет определяться несовпадением соответствующих информационных и до-
полнительных разрядов на входе и выходе этого блока. Такое построение лю-
бого цифрового устройства требует дополнительной установки оборудования,
но дает полную гарантию его работоспособности.
Несмотря на кажущуюся тривиальность представленного решения самокон-
троля, оно весьма продуктивно, а в сочетании с другими контролеспособными
кодами позволяет не только обнаруживать, но даже исправлять большой класс
ошибок.
Глава 3
138
В самом деле, двухпроводность может быть применима для любого типа
кода, как контролеспособного, так и неконтролеспособного, например двоично-
го.
A,
A
F
A
B,
B
Ф
1
F
B
A,
A
F
F
B,
B
Ф
2
а) б)
Рис. 3.1
В случае применения двухпроводности для контролеспособного кода, на-
пример многофазного, она увеличивает его возможности по исправлению и об-
наружению ошибок. Именно этот принцип сочетания кодов используется нами
в дальнейшем исследовании.
При этом структура любого самоконтролируемого блока будет представ-
ляться в виде рис. 3.2, где на его входные шины подаются операнды в двухпро-
водном коде, например A, A; B, B; ... , а выходные шины содержат результат
соответствующего функционала F, F также в двухпроводном коде и сигнал λ,
определяющий исправность блока.
Причем в дальнейшем с целью упрощения материала не указываются на
структурных схемах сигналы дополнительных разрядов A, B, ... .
В тех случаях, когда линии связи между сигналами коротки или практиче-
ски отсутствуют, что исключает возникновение помех в них, возможно получе-
A,
A
F,
F
B,
B
...
λ
Рис. 3.2
Контролеспособность позиционных систем счисления
139
ние на входах и выходах блоков дополнительных сигналов разрядов простым
инвертированием информационных сигналов.
Использование для представления позиционной системы счисления так на-
зываемых корректирующих кодов, предназначенных для обнаружения и ис-
правления ошибок, является основным методом аппаратного контроля.
Корректирующие свойства кода зависят от его избыточности, проявляю-
щейся в том, что для представления позиционной системы используются не все
возможные кодовые комбинации универсального цифрового пространства.
Действительно, если все 2
k
кодовые комбинации, где k – длина кода, использо-
вать для записи информации, то сбой любого вида переводит одну информаци-
онную кодовую комбинацию в другую, и этот перевод обнаружить и тем более
исправить не удастся. Поэтому для обнаружения и исправления ошибок из 2
k
кодовых комбинаций необходимо использовать для представления, например,
цифр обычной позиционной системы счисления только часть. Обнаружение
ошибок в этом случае сводится к выявлению нерабочей области универсально-
го цифрового пространства, а исправление – к определению наиболее вероят-
ной кодовой комбинации в рабочей области пространства, которая соответству-
ет нерабочей области.
При этом выделение в k разрядах отдельно информационных и контроль-
ных, что обычно выполняется в работах по вычислительной технике, не обяза-
тельно и является только одним из вариантов построения корректирующих ко-
дов.
3.1. Расположение ошибок позиционных систем счисления
в многомерном пространстве
Для определения возможностей по обнаружению и исправлению ошибок
необходимо принять следующие допущения:
1. Все разряды кода равноценны, т.е. появление ошибок в любом разряде
возможно с равной вероятностью.
2. Вероятность появления ошибок с большей кратностью уменьшается с
увеличением кратности.
3. Вероятности появления ошибок одной кратности независимы друг от
друга.
Если избыточность кода заранее определена, то необходимым и достаточ-
ным условием обнаружения всех ошибок определенного типа является невоз-
можность перевода одного штатного положения в другое при этом типе оши-
бок, а условием исправления ошибок – отсутствие перекрытия геометрических
образов кодовых комбинаций соответствующего типа ошибок различных штат-
ных кодовых комбинаций.