Кагиров Р.Р. Лекции по Организации ЭВМ

Подождите немного. Документ загружается.

Блочный режим за счет сокращения числа прерываний, которые должен

обслужить процессор, в многозадачной системе позволяет повысить

производительность дискового обмена. Обмен по каналу DMA в отличие от

PIO занимает только шины ввода/вывода и памяти. Процессору требуется

выполнить только процедуру инициализации канала, после чего до прерывания

от устройства, полученному в конце передачи блока, он свободен. Режимы

обмена по каналу DMA могут быть одиночными и множественными. При

множественном режиме (Multiword DMA) на сигнал запроса хост отвечает

потоком циклов DMA. Если устройство не справляется с этим потоком, оно

может приостановить поток, а по готовности к продолжению — возобновить.

Множественный режим позволяет развивать более высокую скорость передачи.

В режиме Ultra DMA за каждый такт передаются два слова данных, одно по

фронту синхронизирующего сигнала, другое по спаду. Это позволяет повысить

пропускную способность шины, не увеличивая максимальную частоту

переключений сигналов.

На сегодняшний день последней спецификацией интерфейса считается

ATА-133. Ее появление обусловлено тем, что спецификацией AT А-100

допускалось использование жестких дисков объемом до 137 Гбайт, что связано

с 28-битной адресацией сектора. Однако современные диски быстро

преодолели этот рубеж. В спецификации AT А-133 используется 48-битная

адресация сектора, что позволяет адресовать диски объемом до 144 петабайт.

Кроме того, внедрение режима Multiword DMA Mode 7 позволило увеличить

скорость передачи до 133 Мбайт/с.

Спецификация ATAPI

Для подключения к интерфейсу ATА накопителей CD-ROM, стримеров и

ряда других устройств набора регистров и системы команд АТА оказывается

недостаточно. Для них существует аппаратно-программный интерфейс ATAPI

(ATA Package Interface — пакетный интерфейс АТА). Устройство ATAPI

поддерживает минимальный набор команд АТА, а также 16-байтный

командный пакет, который пересылается хост-контроллером в регистр данных

устройства. Структура командного пакета аналогична таковой для шины SCSI,

что обеспечивает схожесть драйверов одних и тех же устройств, имеющих

интерфейсы SCSI и ATAPI. Классификация устройств совпадает с принятой в

SCSI, информация о классе устройства размещается им самостоятельно в

начале блока параметров идентификации.

Интерфейс ATAPI можно использовать с любыми адаптерами АТА,

поскольку для контроллера поддержка ATAPI иногда выполняется чисто

программными средствами. Специфические команды вместе с необходимыми

параметрами передаются по команде Packet, код которой является

недействительным для устройств АТА.

121

Шина Serial ATA

Спецификации последовательного интерфейса Serial ATA (SATA) версии

1.0 были опубликованы в августе 2001 г., а спецификация Serial ATA II — в

октябре 2002 г. В настоящее время интерфейс SATА считается основным для

подключения накопителей различных типов в современных платформах

настольных ПК.

Стандарт SATА подразумевает последовательную передачу данных, а

потому сигнальные линии задействуют всего две дифференциальные пары.

Одна из них работает на передачу, а другая — на прием. Всего же в кабеле

SATA допускается использование семи проводников, три из которых

предназначены для заземления. Максимальная длина кабеля при этом

составляет один метр.

По сравнению с традиционным параллельным интерфейсом ATА шина

Serial ATA имеет большую помехозащищенность и мало восприимчива к

электромагнитным помехам благодаря использованию низкоуровневых

дифференциальных сигналов. Уровень сигнала измеряется не по отношению к

«земле», а по отношению к уровню сигнала в соседнем проводе, то есть как

разница сигналов в двух проводниках. Любая наведенная помеха сказывается

на обоих сигналах, однако их дифференциальная разница при этом не меняется.

На логическом уровне для передачи данных используется двухэтапное

кодирование 8bit/10bit. При логическом кодировании 8/10 каждые 8 бит

исходной последовательности данных замещаются 10-битным кодом в

соответствии с определенными правилами. В результате для 256 возможных

комбинаций из 8 бит на входе получают 1024 возможные комбинации для 10

бит на выходе. При классическом подходе разрешенными из этих 1024

комбинаций считаются только 256, а остальные — запрещенными. Такая

избыточность используется для повышения помехоустойчивости кодирования.

Однако в протоколе SATА используется больше, чем 256 разрешенных

комбинаций, за счет двухэтапного кодирования. При этом каждой входной

последовательности может соответствовать несколько выходных, а какая

именно выходная комбинация будет использована, зависит от контрольного

сигнала rd, формируемого в процессе передачи.

При кодировании согласно протоколу SATА исходные 8 бит разбиваются

на подгруппы длиной 5 бит и 3 бит. На первом этапе подгруппа 5 бит

подвергается кодированию 5bit/6bit, то есть каждые 5 бит заменяются на 6 бит.

На втором этапе оставшиеся 3 бита подвергаются кодированию 3bit/4bit. При

кодировании каждой группы (сначала 5 бит, а потом оставшихся 3 бит)

формируется специальный бинарный контрольный сигнал rd (Running

Disparity), который может быть либо отрицательным (rd-), либо

положительным (rd+). Кодирование 5bit/6bit для 32 возможных 5-битных

комбинаций на входе обеспечивает 46 комбинаций по 6 бит на выходе.

Получают эти 46 комбинаций следующим образом: каждой из 32 возможных 5-

битных комбинаций на входе ставятся в соответствие две 6-битные выходные

122

последовательности: прямая и инверсная, за исключением тех 6-битных

последовательностей, в которых количество единиц совпадает с количеством

нулей — отсюда именно 46 возможных комбинаций на выходе.

При кодировании 3bit/4bit для 8 возможных 3-битных комбинаций на

входе существует 14 возможных 4-битных комбинаций на выходе. Здесь также

прямая или инверсная выходная последовательность определяется текущим

значением контрольного сигнала rd. Если сигнал rd положителен, то

используется прямая последовательность, а если отрицателен — то инверсная.

При этом текущее значение сигнала rd определяется по предыдущей

переданной последовательности из 6 или 4 бит.

Правило для формирования сигнала rd достаточно простое. Сигнал

положителен, если количество единиц больше количества нулей в группе

закодированных бит. Исключение составляют последовательности с равным

количество нулей и единиц. Например, для последовательностей 000111

(подгруппа 6 бит) и 0011 (подгруппа 4 бит) сигнал считается положительным, а

для последовательностей 111000 и 1100 — отрицательным. Во всех остальных

случаях сигнал rd нейтрален и не меняет своего состояния. Кроме логического

двухэтапного кодирования, при передаче данных используется метод

циклического избыточного контроля CRC-32 (Cyclic Redundancy Check). На

физическом уровне используется код NRZ (Non Return to Zero).

Другой особенностью интерфейса SATА является организация

взаимодействия между контроллером и диском по принципу «точка-точка».

Напомним, что интерфейс АТА предусматривает подключение на один канал

до двух устройств (Master и Slave); соответственно полоса пропускания 133

Мбайт/с разделяется между устройствами. В интерфейсе SATA к одному

контроллеру можно подключить только один жесткий диск, поэтому каждому

устройству стандарта SATА предоставляется вся полоса пропускания 150

Мбайт/с.

Спецификацией SATА предусмотрена поддержка технологии горячей

замены дисков, то есть подключения и отключения устройств на работающей

шине. Пока такая возможность не слишком актуальна для настольных

платформ, но с развитием миниатюрных переносных жестких дисков она может

быть востребована.

Развитием спецификации SATА стал интерфейс Serial ATA II,

который поддерживают современные версии южных мостов НМСЛ ведущих

производителей, например компаний Intel, nVidia, VIA и SiS. Явным отличием

спецификации SAT AII выглядит увеличение пропускной способности шины до

300 Мбайт/с. Однако спецификация имеет много внешне малозаметных

улучшений, существенно влияющих на эффективность накопителей. Например,

в спецификацию введены специальные мосты-умножители, позволяющие

подключать до 15 устройств на один канал SATА. Но главные

усовершенствования связаны с оптимизацией очереди команд.

Жесткий диск, в отличие от чисто электронных компонентов компьютера,

представляет собой электронно-механическое устройство. Наличие

123

электромеханической части, имеющей гигантское, по «электронным» меркам,

время реакции, обусловливает неизбежные задержки в поиске и передаче

данных. В спецификации SATA II приняты меры по уменьшению задержек за

счет изменения порядка выполнения команд, поддержанные средствами

организации очередей команд.

Наиболее известный алгоритм минимизации задержек поиска

(перемещения головок) и вращения называется Rotational Position Ordering

(упорядочение по вращению). Используя этот алгоритм, накопитель может

расположить команды обращения к магнитным носителям так, чтобы сократить

время доступа до минимума. Первоначально использовались алгоритмы,

минимизирующие расстояние, на которое перемещается головка, сокращая тем

самым время поиска. Но при этом общее время доступа могло увеличиваться,

поскольку после быстрого перемещения головки на нужную дорожку

приходилось ждать почти полного оборота пластины для появления под

головкой требуемого сектора. Алгоритм Rotational Position Ordering при

выстраивании очереди команд учитывает оба фактора — дистанцию поиска и

текущее положение головок на окружности пластин. В результате команды

выполняются в таком порядке, чтобы сократить до минимума общее время

доступа, включающее обе задержки— поиска и вращения. Именно этот

алгоритм был положен в основу технологии Native Command Queuing (NCQ).

Жесткие диски SATAII могут не только выстраивать принятые команды

наиболее оптимальным с точки зрения механических перемещений образом, но

и динамически добавлять поступившие в процессе обработки команды в

нужные позиции очереди. Перестановка ожидающих выполнения команд

производится с учетом не только положения головок после выполнения

последней команды, но и множества других факторов. Для определения того,

какая команда будет выполняться следующей, используются сложные

алгоритмы, учитывающие переключение головок, времена поиска

определенных дорожек, режимы работы (например, в режиме с пониженным

уровнем шума последовательность может отличаться от обычного режима,

поскольку здесь учитывается, что поиск должен создавать минимум шума).

Принимаются во внимание такие параметры, как расстояние, на которое

перемещаются головки, начальное положение и направление поиска,

характеристики ускорения и замедления позиционера, различные времена

установления головок на дорожке для чтения и записи, попадания и промахи в

кэш-памяти при чтении, наличие кэширования записи и многие другие. Кроме

того, применяются алгоритмы, предупреждающие «зависание» отдельных

команд в очереди.

Другая составляющая технологии — уменьшение задержек вращения

жесткого диска. Эффект достигается двумя методами. Первый — это

перегруппировка ожидающих выполнения команд аналогично тому, как это

делается для минимизации задержек поиска. Если накопитель выполняет

команды в порядке их поступления, то в ситуации, когда сначала поступает

команда чтения сектора А, затем В, а затем С, для выполнения всех трех

124

команд потребуется примерно 1,5 оборота дисковых пластин. Изменив же

порядок выполнения команд так, чтобы после А считывался сектор С и только

потом В, можно «уложиться» менее чем в один оборот и сократить общее

время выполнения запроса более чем на треть.

Второй способ — это так называемый измененный порядок доставки

данных (out-of-order data delivery). Это значит, что головка не обязательно

должна начинать чтение (запись) с первого LBA-сектора запрошенного блока

данных. Она может начать передачу с любого наиболее «удобного» для нее

сектора, входящего в запрошенный блок, а недостающее начало блока передать

в конце текущего оборота диска. Использование измененного порядка доставки

позволяет в наихудшем случае затратить на передачу блока данных не более

одного оборота пластины. Без него в наихудшем случае время передачи

составит один оборот плюс время передачи всех входящих в блок секторов.

Для реализации изменения порядка следования команд необходима

маркировка каждой команды, отличающая ее от других команд в очереди. В

NCQ для этого используется 5-битный тег, поэтому максимальное число

команд в очереди не может превышать 32. Базой для реализации NCQ в рамках

протокола Serial ATA стали три механизма: сообщения о статусе завершения

команды без состязаний (race-free status return), агрегирования прерываний

(interrupt aggregation) и прямого доступа к памяти по инициативе устройства

(First Party DMA).

Механизм Race-Free Status Return позволяет устройству сообщать о

статусе выполнения любой команды в любое время. Никаких специальных

«переговоров» с хост-адаптером для посылки статусного сообщения не

требуется. Накопитель может сообщать о завершении нескольких команд

подряд или даже одновременно.

Механизм Interrupt Aggregation позволяет обрабатывать одно прерывание

для нескольких команд. Обычный алгоритм общения накопителя с хост-

адаптером предусматривает обработку прерывания каждый раз, когда

завершается выполнение очередной команды. Чем больше прерываний, тем

больше нагрузка на хост-адаптер и центральный процессор. При использовании

NCQ среднее количество прерываний, генерируемых на одну команду, может

быть меньше единицы. Если накопитель завершает несколько команд в течение

короткого промежутка времени, отдельные прерывания могут объединяться

(агрегироваться). Тогда хост-контроллеру достаточно обработать одно

прерывание на несколько команд.

Механизм First Party DMA позволяет накопителю инициировать операцию

прямого доступа к памяти для передачи данных без участия хост-контроллера и

центрального процессора. Накопитель выбирает контекст ПДП, посылая хост-

контроллеру так называемую DMA Setup FIS (Frame Information Structure,

базовая единица обмена данными в протоколе Serial ATA). Эта FIS сообщает

тег команды, для которой следует создать канал ПДП.

На основании значения тега хост-контроллер загружает в контроллер ПДП

компьютера указатель на соответствующую этой команде PRD-таблицу

(Physical Region Descriptor — структура, используемая для описания областей

125

памяти, с которыми производится обмен данными), после чего передача

данных происходит без вмешательства со стороны ЦП. Именно благодаря

этому механизму накопитель может эффективно реорганизовывать команды,

поскольку место в памяти для обмена данными он выбирает по собственной

инициативе. Получив команду, накопитель должен знать, исполнять ли ему ее

немедленно или ставить в очередь. Он также должен знать, какой протокол

передачи данных будет использоваться — NCQ, DMA, РЮ и т. д. Эту

информацию он получает, декодируя код операции команды.

В целом внедрение интерфейса Serial ATA позволило серьезно повысить

эффективность подсистемы накопителей в настольных компьютерах и вывести

ее на уровень, ранее характерный для профессиональных серверных решений.

Например, использование RAID-массивов с дисками SATA заметно улучшает

производительность мультимедийных приложений, игр и других программ,

требующих обработки больших объемов информации.

Шина COM

Последовательный асинхронный порт COM (Communication Port —

коммуникационный порт) является одним из самых старых интерфейсов

персонального компьютера. Порты имеют внешние разъемы типа DB25P или

DB9P. Для поддержки портов ранее использовалась специализированная

микросхема UART16550A, встроенная в системную плату. Контроллер СОМ

реализован в современных компьютерах в качестве части интегрированной

микросхемы LPC или непосредственно в южном мосту НМСЛ. Обмен по шине

осуществляется согласно протоколу RS-232C. Согласно протоколу абоненты

шины подразделяются на устройства DTE (Data Terminal Equipment —

аппаратура передачи данных) и устройства DCE (Data Communication

Equipment - аппаратура каналов данных). К разряду DTE относятся такие

устройства, как принтер, плоттер, мышь и другая периферия. К разряду DCE

относится модем.

Для управления потоком данных используются аппаратные или

программные средства. Программный протокол XON/XOFF предполагает

наличие двунаправленного канала передачи данных. Когда принимающее

устройство готово к приему данных, оно посылает в линию символ XON,

приняв который, противоположное устройство начинает передачу. Если

устройство, принимающее данные, не готово их принять, оно по обратному

последовательному каналу посылает символ XOFF. Противоположное

устройство, приняв этот символ, приостанавливает передачу. Очевидно, что

прием данных без потерь возможен только при наличии буфера в

принимающем устройстве, объем которого обеспечивает сохранение данных на

время реакции передатчика. Для реализации шины СОМ с программным

протоколом достаточно всего трех линий.

В случае аппаратной реализации протокола RTS/CTS используется

сигнал CTS, который позволяет остановить передачу данных, если приемник не

готов к работе. Передатчик пересылает очередной байт только при включенном

126

состоянии линии CTS. Аппаратный протокол обеспечивает быструю реакцию

передатчика на состояние приемника. Однако в шине требуется наличие всех

девяти линий, предусмотренных спецификацией RS-232C.

Контакт разъема

DB-25S

Контакт

разъема DB-9S

Сигнал

1 - PG (защитное заземление)

3 TD (передаваемые данные)

3 2

RD (принимаемые данные)

4 7

RTS (запрос на передачу)

5 8

CTS (готовность к приему данных)

6 6

DSR (готовность к работе)

7 5

SG (схемное заземление)

8 1

DCD (несущая обнаружена)

20 4

DTR (готовность PC к работе)

22 9

RI (индикатор вызова)

На шине СОМ используются несимметричные передатчики и приемники:

сигнал передается относительно общего провода (земли). Логической единице

соответствует уровень напряжения на входе приемника в диапазоне -12...-ЗВ).

Логическому нулю соответствует уровень +3...+12В. Шина не имеет

гальванической развязки с устройствами, поэтому подключение и отключение

устройств должно происходить при обесточенной шине.

Гарантированный обмен данными обеспечивается по кабелю длиной 30 м

и более, пиковая пропускная способность зависит от возможностей

подключенных к линии устройств и достигает 115 200 бит/с. В настоящее время

интерфейс RS-232 заменяется интерфейсом USB и во многих современных

системных платах порт СОМ отсутствует.

127

Шина LPT

После некоторого периода «подпольного» существования спецификации

параллельного порта LPT (Line PrinTer — построчный принтер) были

официально утверждены в 1994 г. под названием «IEEE Std. 1284: стандартный

метод передачи сигналов двунаправленного параллельного периферийного

интерфейса для персональных компьютеров».

Спецификация определяет пять режимов передачи данных. Каждый

режим обеспечивает метод передачи данных в прямом направлении (от PC к

периферии), обратном направлении (от периферии к PC) или двунаправленную

передачу данных (полудуплекс). Определены следующие режимы:

 стандартный режим SPP (Standard Parallel Port);

 4-битный режим, использующий линии состояния для передачи данных

(Nibble Mode);

 8-битный режим (Bi-Directional или PS/2 Туре 1);

 двунаправленный JEPP (Enhanced Parallel Port — расширенный

параллельный порт);

 двунаправленный ЕСР (Extended Capability Port — порт с расширенными

возможностями).

Все параллельные порты могут осуществлять двунаправленную связь,

используя режимы Centronics и 4-битный. Режим Bitronics поддерживается

лишь некоторыми контроллерами параллельного порта. Эти режимы

используют только программное управление передачей данных посредством

драйверов, которые устанавливают готовность, проверяют состояние линии,

формируют соответствующие сигналы управления и переходят к передаче

данных. Это ограничивает эффективную скорость передачи данных уровнем

100 Кбайт в секунду.

Режимы ЕРР и ЕСР поддерживаются практически всеми контроллера¬ми

порта LPT последнего поколения. В этих режимах для передачи дан¬ных

используются аппаратные средства. Например, в режиме ЕРР байт данных

передается простой инструкцией OUT. Контроллер ввода-вывода

самостоятельно выполняет операции подтверждения связи и передачи данных.

Контроллер параллельного интерфейса представляет собой набор

регистров, расположенных в стандартном пространстве ввода-вывода с

типовыми адресами 3BCh, 378h и 278h. Порт LPT обычно использует линию

запроса прерываний IRQ7 или IRQ5. Шина LPT объединяет 8-битную

магистраль передачи данных, 5-битную магистраль сигналов состояния и 4-

битную магистраль управляющих сигналов. Электрический интерфейс

IEEE1284 предусматривает уровни сигналов до +5,5 В, длину кабеля до 10

метров, применение пар линий с импедансом 62 Ом, экранирование кабеля и

заземление линий. В качестве разъема порта обычно используются 36-

контактный Centronics или DB-25.

Цикл передачи данных по протоколу Centronics выглядит так:

 происходит запись данных в регистр данных;

128

 считывается регистр состояния, чтобы проверить принтер на занятость

(BUSY);

 если принтер не занят, производится запись в регистр управления, чтобы

установить линию STROBE;

 производится запись в регистр управления, чтобы сбросить линию

STROBE;

 пересылается байт данных.

Таким образом, для вывода одного байта данных требуется четыре

служебные операции. В результате полоса пропускания порта ограничена

величиной примерно 150 Кбайт в секунду. Такой скорости было достаточно для

матричных принтеров, но ее совершенно недостаточно для лазерных, струйных,

сублимационных и других современных принтеров.

Согласно протоколу ЕРР обеспечивается четыре типа циклов обмена:

 цикл записи данных;

 цикл чтения данных;

 цикл записи адреса;

 цикл чтения адреса.

Главной отличительной чертой ЕРР является выполнение внешней

передачи во время одного цикла ввода/вывода. Это позволяет достигать

скоростей обмена до 2 Мбайт/с. Важным преимуществом ЕРР служит

обращение процессора к периферийному устройству в режиме реального

времени, без использования буферизации. Циклы чтения и записи могут

чередоваться в произвольном порядке или идти блоками.

Протокол ЕСР обеспечивает два типа циклов:

 циклы записи и чтения данных;

 командные циклы записи и чтения.

Согласно протоколу ЕСР хост-адаптером осуществляется компрессия

данных по методу RLE, буферизация FIFO для прямого и обратного каналов,

применение каналов DMA и программного ввода-вывода. Канальная адресация

ЕСР применяется для адресации множества логических устройств, входящих в

одно физическое.

Как правило, режимы работы параллельного порта выбираются

средствами BIOS и могут быть заданы в следующих вариантах:

 SPP — однонаправленный управляемый программно режим;

 Вi-Directional — режим с реверсом канала;

 Fast Centronics — аппаратное управление портом с использованием

буфера FIFO;

 ЕРР — аппаратное управление портом с расширением цикла передачи;

 ЕСР — аппаратное управление портом с использованием сжатия данных,

буферов FIFO и каналов DMA;

 ЕСР+ЕРР — автоматический выбор протокола устройством в

зависимости от его возможностей.

В настоящее время возможностей порта LPT явно недостаточно для

подключения высокоскоростных печатающих устройств и другой периферии.

129

Поэтому в некоторых современных системных палатах параллельный порт LPT

отсутствует или требует монтажа специальной планки.

130