Хмелевский И.В., Битюцкий В.П. Организация ЭВМ и систем. Однопроцессорные ЭВМ. Часть 3

Подождите немного. Документ загружается.

виду, что для формирования адреса вектора прерывания в BH59 используется трех-

байтовая команда CALL. Все три байта команды CALL передаются по ШД по-

следовательно в процессор в ответ на сигнал системного контроллера INTA . Адре-

са, соответствующие всем входам запросов прерываний, расположены равномерно

через 4 или 8 байт и обычно содержат команды переходов JMP к соответствующим

подпрограммам. Интервалы 4 или 8 байт задаются командой инициализации кон-

троллера. Для каждого контроллера 32- или 64-байтные области памяти могут нахо-

диться в любом месте ОП, начиная с четной границы. Старшие биты A

-A

адреса

загружаются в регистр контроллера командой инициализации, а младшие биты A

-A

формируются в контроллере. Разряд A

программирует интервал в 4 или 8 байт для

каждого вектора прерывания.

Контроллер КР580BH59 является законченным устройством, позволяющим

реализовывать достаточно сложные многоуровневые системы прерывания. При

этом его программирование, т.е. формирование приказов инициализации и рабочих

приказов, представляет определенные трудности.

Однако во многих случаях от контроллера прерываний не требуется такой мно-

гофункциональности. Простой контроллер

прерываний можно построить на обычных

логических схемах или с использованием специальной БИС приоритетных прерыва-

ний К589ИК14 и многорежимного буферного регистра К589ИР12. В этом случае для

формирования адреса вектора прерывания используется 1-байтовая команда RST

(ее исполнение уже рассматривалось). Адреса, соответствующие всем входам за-

просов прерываний, располагаются равномерно через 8 байт от 0000H до 0038H,

т.е. под векторы прерываний зарезервированы первые 64 ячейки ОП.

8.4. ВВ В РЕЖИМЕ ПДП

В этом режиме обмен данными между ПУ и ОП микроЭВМ происходит без уча-

стия процессора. Обменом в режиме ПДП управляет не программа (или прерываю-

щая подпрограмма), а электронные схемы, внешние по отношению к процессору.

Необходимость реализации режима ПДП в современных ЭВМ достаточно под-

робно будет рассмотрена в п. 11. Здесь же отметим коротко только основные причи-

ны реализации режима ПДП в простейших микроЭВМ.

При программном обмене или обмене в режиме прерывания для передачи од-

ного слова данных (в частном случае – байта) затрачивается несколько (2-3) команд

процессора, суммарное время выполнения которых может оказаться недопустимо

большим для обмена с конкретным ПУ. Это может быть связано с тем, что период

поступления данных определяется внешними по отношению к процессору фактора-

ми, например скоростью движения носителя информации или периодом выборки

значений какой-либо функции в реальном масштабе времени, если ЭВМ занимается

сбором и обработкой информации. Необходимость в скоростном обмене большими

объемами информации возникает также при работе микроЭВМ с контроллерами ви-

деосистем. Кроме того, в простейших микроЭВМ иногда возникает необходимость

начальной загрузки программ в ОП из ПУ.

Для получения максимальной скорости обмена желательно, чтобы ПУ через

контроллер ПДП имело непосредственную связь с ОП микроЭВМ, т.е. имело бы спе-

циальную магистраль. Однако такое решение существенно усложняет и удорожает

микроЭВМ, особенно при подключении нескольких ПУ. В большинстве микроЭВМ

для реализации обмена в режиме ПДП используются шины системной магистрали.

Именно этот вариант и рассматривается ниже. При этом возникает проблема совме-

стного использования шин системного интерфейса процессором и контроллером

ПДП, которая имеет два основных способа решения – ПДП с захватом цикла и ПДП

с блокировкой процессора.

8.4.1. ПДП С ЗАХВАТОМ ЦИКЛА

Этот способ ПДП предназначен для обмена короткими блоками информации в

виде байта или слова и имеет два варианта:

Вариант 1

В этом случае для обмена используются те интервалы времени машинного

цикла процессора, в которых он не обменивается данными с памятью и ПУ. Таким

образом, контроллер ПДП никак не мешает работе процессора. В МП КР580 такими

интервалами являются такты T4 и Т5 машинного цикла (сразу следует отметить, что

контроллер КР580ВТ57 не работает в таком режиме). Однако возникает необходи-

мость выделения таких интервалов для исключения временного перекрытия обмена

ПДП и процессора. В некоторых МП формируются специальные сигналы, указы-

вающие такты, в которых процессор не ведет операций обмена. В других случаях

применяют специальные схемы, идентифицирующие "свободные" интервалы вре-

мени.

Применение такого способа организации ПДП не снижает производительность

МП, но передача данных происходит только в случайные моменты времени. Это по-

нижает общую скорость обмена. Кроме того, для некоторых ПУ такой режим обмена

вообще неприемлем.

Вариант 2

В этом случае на время, необходимое для обмена одним байтом или словом

данных (что составляет несколько тактов), процессор принудительно отключается от

шин системной магистрали. Такой способ организации ПДП с захватом цикла явля-

ется наиболее распространенным.

Когда ПУ готово к обмену, оно формирует сигнал "требование ПДП", который

поступает в контроллер ПДП. Он, в свою очередь, вырабатывает аналогичный

управляющий сигнал, который заставляет процессор на несколько тактов отклю-

читься от системной магистрали. В МП КР580 это сигнал HLD (HOLD). Получив этот

сигнал, процессор приостанавливает выполнение очередной команды, не дождав-

шись ее завершения, выдает сигнал "подтверждение ПДП" (в МП КР580 это сигнал

HLDA) и отключается от шин системной магистрали. МП КР580 освобождает систем-

ную магистраль после такта Т

текущего машинного цикла, причем внутренние опе-

рации в процессоре (такты Т

и Т

) продолжаются и могут быть совмещены по вре-

мени с операциями ПДП.

Таким образом, в отличие от режима прерывания, который вводится только по-

сле завершения текущей команды, режим ПДП вводится до ее завершения. Это свя-

зано с тем, что в режиме ПДП внутренние регистры процессора не используются, их

содержимое не модифицируется, а следовательно, и не требуется запоминания в

стеке.

С этого момента времени (такт Т

) всеми шинами системной магистрали управ-

ляет контроллер ПДП. Используя системную магистраль, он осуществляет обмен

между ПУ и микроЭВМ одним байтом или словом, а затем, сняв сигнал HLD, воз-

вращает управление системной магистралью процессору. Как только ПУ будет гото-

во к обмену, оно вновь захватывает магистраль и т.д. В промежутках между сигна-

лами HLD процессор продолжает выполнять команды текущей программы.

Естественно, что применение такого способа организации ПДП замедляет вы-

полнение программы, но в меньшей степени, чем при обмене в режиме прерывания,

хотя бы потому, что не требуется операций со стеком. Кроме того, в отличие от ва-

рианта 1 обмен происходит в те моменты времени, в которые это требует ПУ, что

особенно важно при работе микроЭВМ в режиме реального времени.

Следует отметить, что такой вариант ПДП используется только тогда, когда ин-

тервалы времени между моментами готовности ПУ к обмену достаточно велики и

позволяют выполнить процессору несколько операций.

8.4.2. ПДП С БЛОКИРОВКОЙ ПРОЦЕССОРА

Этот режим отличается от ПДП с "захватом цикла" тем, что управление систем-

ным интерфейсом передается контроллеру ПДП не на время обмена одним байтом,

а на время обмена блоком данных. В этом случае все вопросы, связанные с синхро-

низацией работы ПУ и ОП, также решаются контроллером ПДП (в режиме "захвата

цикла" их фактически решал процессор). Такой режим ПДП особенно необходим в

тех случаях, когда процессор не успевает выполнить хотя бы одну команду между

очередными операциями обмена в режиме ПДП. В этом случае контроллер ПДП

обязательно должен иметь средства для модификации адресов обмена и контроля

объема переданного блока информации. Этот режим ПДП в современных ЭВМ яв-

ляется основным, поскольку современные ПУ, такие как жесткие и оптические диски,

видеосистемы, принтеры, сканеры и т

.д., всегда ведут обмен блоками информации

существенного объема.

Следует отметить, что реальные контроллеры ПДП, как правило, могут рабо-

тать в различных режимах организации ПДП, зачастую комбинированных, поэтому

рассмотренные выше варианты организации ПДП являются весьма условными (осо-

бенно ПДП с блокировкой процессора и вариант 2 ПДП с захватом цикла).

Конкретные технические реализации

каналов ПДП весьма разнообразны и оп-

ределяются особенностями организации ЭВМ, используемого в ней процессора, об-

служиваемого набора ПУ и т.д. Между тем можно сформулировать основные прин-

ципы работы большинства каналов ПДП и построить обобщенный алгоритм их

функционирования. В частности, применение в ЭВМ обмена в режиме ПДП требует

предварительной подготовки со стороны процессора:

• Для каждого ПУ необходимо выделить область памяти, используемой при

обмене, и указать ее размер, т.е. количество записываемых в память или чи-

таемых из памяти байтов (слов) информации. Следовательно, контроллер ПДП

должен обязательно иметь в своем составе регистры адреса и счетчик байтов

(слов).

• Перед началом обмена с ПУ в режиме ПДП процессор должен выполнять

программу загрузки (инициализации). Эта программа обеспечивает запись в

указанные регистры контроллера ПДП начального адреса выделенной области

памяти (для данного ПУ) и ее размера в байтах или в словах в зависимости от

того, какими единицами информации ведется обмен.

Вышеизложенное не относится к начальной загрузке программ в память микро-

ЭВМ в режиме ПДП. В этом случае содержимое регистров адреса и счетчика байтов

устанавливается перемычками или переключателями, т.е. принудительно заносится

каким-либо способом.

Упрощенный алгоритм обмена блоком информации в режиме ПДП при наличии

нескольких ПУ представлен на рис. 8.3, причем в скобках указано устройство, вы-

полняющее операцию.

Структура представленного алгоритма достаточно проста и не требует допол-

нительных пояснений. Все операции, выполняемые устройствами в процессе пере-

дачи блока данных, рассматривались выше. Если в контроллер ПДП одновременно

поступило два или более запросов, то после обслуживания наиболее приоритетного

ПУ произойдет обслуживание остальных ПУ в порядке уменьшения приоритетов.

Для этого контроллер ПДП опять выставит процессору сигнал HLD, и цикл обмена

повторится для другого ПУ.

Следует отметить, что контроль за окончанием цикла обмена (объемом пере-

данного блока информации) может осуществляться не только по количеству пере-

данных байт или слов, но и по конечному адресу зоны памяти, отведенной для об-

мена с данным ПУ. Кроме того, в реальных системах время удержания магистрали

(

Процессор

)

(Процессор)

(

Периферийные

стройства

)

(

Контроллер ПДП

)

(

Контроллер ПДП

)

(

Процессор

)

(

Контроллер ПДП

)

(

Контроллер ПДП

)

(

Контроллер ПДП

)

Инициализация контроллера ПДП

Выполнение команд программы

Запросы к контроллер

ПДП

Выделение ПУ с наибольшим приоритетом

Запрос ПДП к процессор

(

сигнал HLD

)

Подтверждение ПДП

(

сигнал HLDA

)

Выдача адреса обмена и управляющих сигналов

Передача байта или слова данных

Модификация адреса обмена и счетчика байт

Передача

окончена?

(

Контроллер ПДП

)

Снятие запроса ПДП

(

сигнал HLD

)

да

нет

Возобновление выполнения программы или

обсл

живание запроса ПУ с меньшим

приоритетом

(

если он

же пост

пил

)

Рис. 8.3. Упрощенный алгоритм обмена блоком информации в режиме ПДП

контроллером ПДП при обслуживании одного ПУ всегда ограничено и контролирует-

ся, поэтому завершение цикла обмена может произойти также по сигналу специаль-

ного таймера. Более подробно этот вопрос рассматривается в гл. 11.

Как уже отмечалось, в МП комплект КР580 входит специализированная БИС

программируемого контроллера ПДП КР580ВТ57. Этот контроллер может управлять

работой четырех независимых каналов ПДП с учетом приоритетов ПУ. Для процес-

сора контроллер представляется несколькими 8-битными регистрами с соответст-

вующими номерами. После инициализации контроллер может управлять передачей

блока данных до 16 Кбайт по каждому каналу без вмешательства процессора.

8.5. АДАПТЕР ПОСЛЕДОВАТЕЛЬНОГО ИНТЕРФЕЙСА

Передача данных в последовательном формате имеет ряд преимуществ, ос-

новным из которых является минимальное качество физических линий (проводни-

ков) промежуточного интерфейса. В простейшем случае (например, нуль-модемное

соединение) требуются только две физические линии. Это обстоятельство обусло-

вило очень широкое распространение таких интерфейсов в вычислительной

технике.

Обмен по последовательным промежуточным интерфейсам обычно использу-

ется при работе микроЭВМ с удаленными или медленно действующими ПУ, с моде-

мом, в распределенных системах сбора и обработки информации. Уже отмечалось,

что одним из наиболее распространенных последовательных промежуточных ин-

терфейсов являются интерфейс RS-232C и его модификации. (Речь идет об относи-

тельно низкоскоростных интерфейсах). Отмечалось также, что серийно выпускаются

программируемые БИС адаптеров, поддерживающих интерфейс RS-232C. Не рас-

сматривая протоколы обмена для конкретных интерфейсов, отметим только некото-

рые особенности передачи данных в последовательном формате.

Единицей обмена в последовательном формате является символ, представ-

ленный в одной из систем кодирования и содержащий 5-8 информационных бит. Би-

ты представлены в линии связи импульсами тока. На практике применяют два режи-

ма последовательного обмена: асинхронный (или стартстопный) и синхронный.

Асинхронный режим

Каждый символ передается автономно, и передача может быть начата в любой

момент времени. Стандартный формат посылки приведен на рис. 8.4.

Рис. 8.4. Формат посылки при асинхронной передаче

Старт

Код символа

Стоп

Паритет

Ур

Передача начинается со стартового бита, являющегося логическим нулем, т.е.

с прекращением тока в линии связи (длина бита обозначается t). Затем, в зависимо-

сти от разрядности кода, передаются 5-8 бит собственно символа. Передача симво-

ла завершается необязательным битом четного или нечетного паритета и 1, 1.5 или

2 стоповыми битами. Таким образом, максимальная длина посылки Т может быть

равна 11 битам. Скорость передачи измеряется либо числом символов в секунду

(1/Т), либо числом битовых посылок в секунду (1/t).

Синхронный режим

Передача начинается с одного или двух символов синхронизации SYN1 и

SYN2, после которых последовательно без всяких разделителей передаются

5-8–битовые коды символов с необязательными битами четного или нечетного па-

ритета. Формат сигналов в линии связи имеет вид, приведенный на рис. 8.5.

В обоих режимах необходимо контролировать передачу по битам паритета (ес-

ли он предусмотрен в формате), выдерживать временные соотношения, а в асин-

хронном режиме дополнительно контролировать установленный формат символа.

Из сказанного следует, что асинхронному режиму свойственна избыточность.

Так, минимальный код в 5 бит могут сопровождать 4 служебных бита, т.е. непроиз-

водительное использование линии связи доходит до 44%, поэтому асинхронный ре-

жим используется в системах с небольшой скоростью передачи или с нерегулярным

обменом.

Некоторые типы ППУ жестко настроены только на синхронный или асинхрон-

ный обмен. Но наибольшей гибкостью отличаются ППУ, которые называются УСАПП

– универсальный синхронно-асинхронный приемопередатчик. Типичным примером

такого УСАПП является БИС адаптера последовательного промежуточного интер-

фейса КР580ВВ51, структурная схема которой приведена на рис. 8.6.

SYN1 SYN2 код1 код2 кодN

T T T

Рис. 8.5. Формат синхронной передачи

Передаваемые

анные

ШД – шина данных

Рис. 8.6. Структурная схема БИС КР580ВВ51

Управляющие

сигналы

Принятые

данные

Состояние

Управление

вводом-

выводом

RESET

CLK

C/D

Буф.

ШД

Пе

едат.

RDY

Схема

управл.

Управл.

моде-

мом

DTR

DSR

RTS

CTS

иемн.

SYNDET

RDY

Схема

управл.

7-0

Внутренняя

шина

Этот адаптер производит автоматическое преобразование кода из параллель-

ного в последовательный и наоборот, а для МП выглядит устройством параллельно-

го ввода и вывода. Он может работать в полудуплексном и дуплексном режимах.

Наличие в БИС двойных буферов приводит к тому, что для реакции МП на запрос

прерывания от адаптера в распоряжении МП имеется временной интервал Т пере-

дачи одного символа. Данный адаптер также генерирует и принимает сигналы

управления модемом. С точки зрения программиста адаптер (т.е. его программная

модель) имеет вид, приведенный на рис. 8.7.

Рег. сдвиг.

Рег. приемн.

RxD

пр.

Рег. сдвиг.

Рег.передат.

7 0

Упр.

Рег. SYN1

Рег. SYN2

Рег. режима

7 0

Рег. приказа

7 0

Рег. состоян.

ШД

ША

ШУ

Модем

TxD

ША – шина адреса; ШУ – шина управления;

ШД – шина данных

Рис. 8.7. П

ог

аммная модель БИС КР580ВВ51

В общем случае схема подключения адаптера к системной магистрали выгля-

дит так, как показано на рис. 8.8, хотя возможны и другие варианты.

Адаптер имеет двунаправленный буфер ШД, который служит для передачи

собственно данных, управляющих слов и информации состояния. Его выходные кас-

кады имеют три состояния и позволяют отключать адаптер от ШД. Как правило, об-

мен инициируется командами IN, OUT.

C/D

7-0

RxD

CLK

Модем

Линии связи

ШД

I/O R

I/O W

RESET

ША

Рис. 8.8. Типовое подключение адаптера к системной магистрали

TxD

Схема управления воспринимает сигналы с ШУ и генерирует внутренние

управляющие сигналы. В ее составе имеются регистр режима и регистр команды,

которые хранят управляющие слова функционального определения адаптера.

Ниже рассматриваются только основные моменты функционирования данного

адаптера. В частности, не рассматривается взаимодействие адаптера и модема (и

соответствующие этому взаимодействию сигналы управления – сигналы блока

управления модемом).

В адаптер подаются шесть входных управляющих сигналов:

RESET (сброс) – H-активный сигнал сброса с минимальной длительностью 6

периодов синхронизации. После воздействия этого сигнала адаптер переходит в

"холостой" режим и остается в нем до загрузки управляющих слов.

CLK (синхронизация) – подключается ко второй фазе тактового генератора МП

). Частота сигнала CLK минимум в 30 раз выше частоты приема или передачи

(имеются в виду частоты передачи или приема отдельных бит, а не их блоков).

RD (считывание) – L-активный сигнал, инициирует передачу данных или слова

состояния из адаптера на ШД.

WR (запись) – L-активный сигнал загрузки в адресуемый регистр адаптера ин-

формации с ШД (собственно данных или управляющих слов). Следует иметь в виду,

что сочетание сигналов 0RD = и 0WR = (т.е. активное состояние обоих сигналов)

является запрещенным и приводит к непредсказуемым последствиям.

DС/ (управление/данные) – указывает тип вводимой в адаптер с ШД информа-

ции (H-уровень – управляющее слово, L-уровень – собственно данные). При выводе

слова состояния адаптера на этот вход подается высокий уровень сигнала

DС/.

CS (выбор кристалла) – L-активный сигнал, разрешает связь между адапте-

ром и ШД.

Узел передатчика со схемой управления выполняет все функции, связанные с

передачей последовательных данных, в частности:

- воспринимает параллельные коды символов от МП;

- автоматически вводит необходимые служебные биты и символы синхрони-

зации;

- выдает последовательный поток данных на выход TxD.

К этому

узлу относятся следующие внешние сигналы:

TxD (выход передатчика) – подключается к линии связи или модему.

TxC (синхронизация передатчика) – входной сигнал, управляющий скоростью

передачи данных в последовательном коде. Спады

TxC "выдвигают" последова-

тельно биты на выход TxD. В синхронном режиме скорость передачи соответствует

частоте сигнала

TxC, а в асинхронном режиме программируется как 1, 1/16, 1/64

частоты сигнала

TxC.

TxE (пустой передатчик) – H-активный выходной сигнал, обозначающий отсут-

ствие в адаптере символа для передачи (появляется, когда последний бит кода "вы-

талкивается" из регистра сдвига, а в регистре передатчика также ничего нет). Его

можно использовать для идентификации в полудуплексном режиме связи окончания

передачи и коммутации линии на прием. В синхронном режиме H-уровень TxE

ука-

зывает, что символ вовремя не загрузили в адаптер и в качестве "заполнения" авто-

матически передаются сигналы синхронизации.

Сигнал TxE сбрасывается при загрузке символа в адаптер, т.е. в регистр пере-

датчика. Если регистр сдвига пуст и присутствует сигнал

CTS – (разрешение пере-

дачи), новый символ сразу же перемещается из регистра передатчика в регистр

сдвига и начинает "выдвигаться" в линию связи. Как только регистр передатчика ос-

вободился, он готов к загрузке нового символа.

TxRDY (готовность передатчика) – H-активный выходной сигнал, определяю-

щий готовность передатчика к загрузке нового символа с ШД (т.е. он индицирует, что

регистр передатчика пуст и готов к загрузке). В это время предыдущий символ может

еще находиться в регистре сдвига и постепенно "выдвигаться" в линию связи. Как

только он будет полностью "выдвинут",

новый символ будет перемещен в регистр

сдвига (при наличии сигнала

CTS ) и сразу же начнет "выдвигаться" в линию связи

(вплотную к предыдущему).

Сигнал TxRDY может быть использован как запрос прерывания процессора.

При загрузке в регистр передатчика нового символа сигнал TxRDY сбрасывается.

Состояние этого выхода (TxRDY), так же как и TxE, может быть опрошено програм-

мным способом, посредством считывания слова состояния.

Узел приемника со схемой управления

выполняет все функции, связанные с

приемом последовательных данных, в частности:

- воспринимает последовательные данные с входа RxD;

- контролирует и исключает служебные биты и символы синхронизации;

- преобразует последовательные данные в параллельный формат и передает

"собранный" символ в процессор.

К этому узлу относятся следующие внешние сигналы:

RxD (вход приемника) – подключается к линии связи или модему;

RxC

(синхронизация приемника) – определяет скорость приема информации в

последовательном коде. В синхронном режиме частота приема равна частоте сигна-

ла

RxC . В асинхронном режиме частота приема задается программным способом и

может быть 1, 1/16, 1/64 от частоты сигнала синхронизации. При одинаковой скоро-

сти передачи и приема входы

RxC и ТxC запараллеливают и подключают к одному

генератору синхронизации. Данные вводятся в регистр сдвига приемника по перед-

нему фронту

RxC .

RxRDY (готовность приемника) – H-активный выходной сигнал, свидетельст-

вующий о готовности приемника к выдаче принятого символа в параллельном коде

на ШД (т.е. символ информации полностью "вошел" в регистр сдвига и был переме-

щен в регистр приемника). Сигнал RxRDY может быть использован как запрос пре-

рывания процессора. После считывания символа из адаптера (из

регистра приемни-

ка) сигнал RxRDY сбрасывается. Состояние выхода RxRDY может быть опрошено

программным способом, посредством считывания слова состояния.

SYNDET (обнаружение синхронизации) – H-активный сигнал синхронного ре-

жима, который можно запрограммировать как входной и как выходной. Если он за-

программирован как

выходной, то при обнаружении символа SYN, на выходе

SYNDET формируется высокий уровень в момент, соответствующий середине по-

следнего бита (если есть SYN1 и SYN2, это относится к SYN2). При считывании сло-

ва состояния сигнал сбрасывается. Если он запрограммирован как

входной, то пода-

ча на него высокого уровня фиксирует момент начала приема символа, т.е. инициа-

лизируется ввод слова в приемник в последовательном коде, начиная со следующе-

го за SYNDET сигнала

RxC .

Сигналы, связанные с узлом управления модемом, в настоящем разделе не

рассматриваются, поскольку требуют достаточно подробного изучения протокола

обмена в стандарте RS-232C. Остановимся только на основных моментах процесса

программирования (инициализации) адаптера.

Управляющие слова, определяющие функциональную конфигурацию адаптера,

должны загружаться сразу после операции сброса. Управляющие слова имеют два

формата –

слово режима и слово приказа (или команда). Оба слова имеют длину

8 бит.

Слово режима задает общие рабочие характеристики адаптера и загружается

первым, так как осуществляет коммутацию схем прибора. В закодированном виде

слово режима несет информацию о числе стоп-бит (1, 1.5, 2 бита), виде паритета

(четный, нечетный), длине слова данных (5, 6, 7, 8 бит) и скорости передачи (эти же

биты определяют режим – синхронный или асинхронный). После слова режима

за-

гружаются один или два символа синхронизации, если был определен синхронный

режим (SYN1 и SYN2). Если адаптер запрограммирован на синхронный режим с од-

ним символом синхронизации, то SYN2 пропускается. Если определен асинхронный

обмен, то пропускаются оба символа SYN. Последним в адаптер загружается слово

приказа, определяющее конкретные действия, в соответствии со словом режима.

Загрузка всех

управляющих слов производится обычно командой OUT (хотя

можно обращаться и как к ячейке памяти) при следующих значениях управляющих

сигналов:

1DС/ = , 0CS = , 1=RD , 0=WR . Типичный блок данных адаптера после

поступления сигнала RESET изображен на рис. 8.9 (следует помнить, что помимо

сигнала RESET сброс адаптера можно осуществить также специальным битом D

слове приказа).

Слово приказа, как уже отмечалось, задает конкретные операции адаптера. На-

значение отдельных разрядов слова приказа в данном разделе не рассматривается.

Отметим только, что его разряды задают разрешение передачи или приема, сброс

признаков ошибок, сигналы управления модемом, а также несут и некоторую другую

информацию.

При организации последовательного интерфейса возникает необходимость в

анализе состояния адаптера со стороны процессора. Состояние адаптера можно

считать в любой момент времени посредством команды IN либо обратившись к ре-

гистру состояния как к ячейке памяти. При этом сигнал

DС/ должен быть равным 1.

Каждый бит слова состояния отражает состояние одного из сигналов. Часть этих

сигналов уже была рассмотрена выше. Это TxRDY (D

), RxRDY (D

), TxE (D

) и

SYNDET (D

). Кроме них слово состояния содержит еще 4 бита:

(PE) – ошибка паритета – устанавливается при обнаружении в принятом

слове данных нарушения паритета;

(OE) – ошибка переполнения – устанавливается в любом режиме, если про-

цессор вовремя не считал символ из регистра приемника (это слово данных те-

ряется).

(FE) – ошибка кадра – устанавливается в асинхронном режиме, если в конце

любого слова данных не обнаружен стоповый бит.

(DSR) – готовность модема.

Слово режима

SYN1

SYN2

Слово приказа

анные

C/ D = 1

C/ D = 0

C/ D = 1

C/ D = 0

Только в

синхр. реж.

Рис. 8.9. Блок данных адаптера