Представлены лабораторные работы по изучению FPGA MAX+ основы языка
AHDL, VHDL
Содержание работ:
менеджер и графический редактор
текстовый редактор и компилятор
основы языка AHDL
моделирование регистра КР1533ИР38
моделирование регистра КР1533ИР23
моделирование схем
моделирование модуля адаптивного управления
Содержание работ:
менеджер и графический редактор
текстовый редактор и компилятор
основы языка AHDL
моделирование регистра КР1533ИР38
моделирование регистра КР1533ИР23
моделирование схем
моделирование модуля адаптивного управления