Шарапов А.В. Микроэлектроника. Цифровая схемотехника
Подождите немного. Документ загружается.
131
9 КОМПЬЮТЕРНЫЙ ПРАКТИКУМ ПО ЦИФРОВОЙ
СХЕМОТЕХНИКЕ
Лабораторная работа № 1
ИССЛЕДОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ
КОМБИНАЦИОННОГО ТИПА
Цель работы. Цель лабораторной работы — приобретение
навыков построения и испытания цифровых устройств комбина-
ционного типа с использованием пакета ASIMEC. Программа
моделирует лабораторный стол с наборным полем для макетиро-
вания цифровых схем и необходимым комплектом контрольно-
испытательной аппаратуры.
Рис. 1 — Цифровые компоненты
Рис. 2 — Средства отображения информации
132
Используемые в данной лабораторной работе цифровые
компоненты (логические элементы, полусумматор, полный одно-
разрядный сумматор) приведены на рис. 1. Генератор прямо-
угольных импульсов, формирователи уровней логического 0 и 1,
пробник, цифровой индикатор и двухлучевой осциллограф для
отображения цифровых сигналов представлены на рис. 2.
Рис. 3 — Сумматор двоично-десятичных чисел
На рис. 3 приведена схема моделирования на ASIMEC сум-
матора двоично-десятичных кодов чисел. Для сложения двух
двоично-десятичных чисел можно использовать по одному четы-
рехразрядному сумматору на каждую декаду. Однако после сум-
мирования следует производить коррекцию. Если в какой-либо
декаде происходит перенос или получается двоичное число,
большее 9, необходимо добавлять к ней 6, чтобы компенсировать
133
разницу в весах разрядов. Возникающая при этом единица пере-
носа передается в следующую по старшинству декаду.
В данном примере при сложении кодов чисел 9 и 7 на выхо-
дах DD1–DD4 сформировался двоичный код числа 16 (единица
переноса в пятом разряде и нули на выходах первых четырех раз-
рядов). Цепь коррекции (DD5–DD8, DD12–DD15) добавила число
6 к двоичной сумме чисел, и мы наблюдаем на индикаторах Р1 и
DD11 правильный результат.
Программа работы
1. Исследовать работу цифрового индикатора, подавая раз-
личные сочетания уровней цифровых сигналов на его входы. Ка-
кой уровень разрешает его работу? В каком диапазоне меняются
числа на индикаторе? Что будет, если хотя бы один вход оставить
неподключенным?
2. Экспериментально снять таблицу истинности для устрой-
ства, выполненного по схеме рис. 4, изменяя уровни сигналов на
входах А и В. Записать логическую функцию F и показать воз-
можность упрощения устройства
.
Рис. 4 — Устройство на логических элементах
3. Реализовать на логических элементах полный однораз-
рядный сумматор и убедиться в правильности его функциониро-
вания. С использованием полных одноразрядных сумматоров по-
строить сигнальное устройство, формирующее на выходе логиче-
134
скую 1, если на любые N входов из 7 поданы логические 1 (для
восьмого варианта N = 0).
4. Спроектировать устройство на логических элементах по
заданной таблице истинности и проверить его работу экспери-
ментально. Номер варианта (функцию F1…F8) рассчитывают по
обычной для ТМЦ ДО методике.
N A B C F1 F2 F3 F4 F5 F6 F7 F8
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
0
1
0
0
1
1
1
0
1
0
1
0
0
1
0
1
0
0
0
1
1
1
0
0
1
0
1
1
1
0
0
1
0
1
0
0
0
1
1
1
0
1
1
0
0
0
0
0
1
0
0
1
0
0
1
0
0
1
Рис. 5 — Варианты цифровых устройств
DMS
2 0
1 1
2
E 3
0 MS
1
2
3
2
1
= =
A
A=
B
= =
A
A>
B
4
/
4
/
4
/
4
/
Ва
р
иант 1 Ва
р
иант 2 Ва
р
иант 3 Ва
р
иант 4
DС 0
1
4 2
2 3
1 4
5
6
7
Ва
р
иант 5
DI MS
4
2
1
Ва
р
иант 6 Ва
р
иант 7 Ва
р
иант 8
8
/
SM 1
A 2
4
B 8
= =
A
A<
B
3
/
3
/
4
/
4
/
135
5. На заданной элементной базе построить комбинационное
цифровое устройство (рис. 5). Собрать устройство на макетном
поле. Разработать программу проведения эксперимента по его
испытанию. Провести эксперимент и зафиксировать его резуль-
таты.
6. Испытать счетный триггер, реализовав его на D-триггере
с динамическим тактовым входом (рис. 6). Масштаб времени при
моделировании в реальном времени принимается равным 1.
Рис. 6 — Счетный триггер Т
7. На четырех Т-триггерах построить четырехразрядный
асинхронный двоичный счетчик, формирующий сигналы
A, B, C,
D при счете импульсов задающего генератора G (рис. 7), и прове-
рить его работу с помощью осциллографа. Оценить частоту им-
пульсов на выходах
G, A, B, C, D.
Рис. 7 — Функциональная схема проектируемого устройства
8. Спроектировать генератор импульсов по заданной вре-
менной диаграмме его сигнала в течение периода на 16 тактах
(рис. 8). Выбирается один из 10 вариантов исходных данных.
Время одного такта — 1 мс.
CT2 1
2
4
+1 8
G
Комбинационное
устройство
D
C
B
A
D T
C
G
136
D
C
B
A
N 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
1
2
3 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
4
5
6 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
7
8
9 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
10
Рис. 8 — Варианты заданий
Проектируемый генератор (рис. 7) содержит четырехраз-
рядный двоичный счетчик с тактовым генератором
G и комбина-
ционное устройство, формирующее заданный сигнал из выход-
ных сигналов счетчика
A, B, C, D. Выходной сигнал генератора
описывается логической функцией
F.
9. По заданной временной диаграмме сигнала на выходе
проектируемого генератора заполнить карту Карно и записать
минимизированное выражение для булевой функции
F, реали-
зуемой комбинационной частью устройства.
Т = 16 мс
137
10. Собрать полную схему генератора и проверить его рабо-
ту, подключив осциллограф к выходу устройства. Соответствует
ли полученная временная диаграмма выходного сигнала генера-
тора заданной? Устранить ошибки в проектировании устройства,
если выходной сигнал отличается от заданного.
Контрольные вопросы
• Перечислить основные законы булевой алгебры. Какой за-
кон описывает формула де Моргана?
•
С помощью диаграмм Венна доказать логическое тождество
ab a b ab ab
+
⋅= +
.
• Дайте определение дешифратору, мультиплексору, сумма-
тору, демультиплексору, цифровому компаратору.
•
С какой целью проводится минимизация логических функ-
ций.
•
В чем вы видите достоинства представления чисел со зна-
ком в дополнительном коде? Запишите результат сложения
дополнительных кодов чисел плюс 80 и минус 33. Каждое
число отображается байтом.
•
Какие коды может сравнивать цифровой компаратор? За-
пишите возможные варианты функций сравнения.
•
Как построить восьмиразрядный цифровой компаратор из
двух микросхем К555СП1?
Содержание отчета
Отчет в формате Word должен содержать схемы исследуе-
мых узлов, основные экспериментальные данные (вставки из
ASIMEC), выводы по пунктам программы работы, а также ответы
на контрольные вопросы.
138
Лабораторная работа № 2
ИССЛЕДОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ
ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА
Цель работы.
Цель лабораторной работы — проектирова-
ние и экспериментальная проверка работы синхронных счетчиков
с заданной последовательностью смены состояний, а также ана-
лиз работы счетчиков на регистрах сдвига. Используется модели-
рующий пакет ASIMEC. Программа моделирует лабораторный
стол с наборным полем для макетирования цифровых схем и не-
обходимым комплектом контрольно-испытательной аппаратуры.
Пример синтеза счетчика
Пусть стоит задача спроектировать вычитающий двоичный
счетчик с коэффициентом пересчета
К
сч
= 6. Для фиксации шести
состояний счетчика возьмем три тактируемых по положительно-
му фронту
D-триггера, объединенные входы синхронизации ко-
торых будем использовать как счетный вход счетчика (рис. 1).
Будем характеризовать состояние счетчика
N трехразрядным дво-
ичным словом
Q
3
Q
2
Q
1
(N должно циклически меняться от 5 до 0).
Рис. 1 — Функциональная схема счетчика
Каждый импульс генератора G переписывает на выходы
триггеров
Q
1
, Q
2
, Q
3
информацию с входов D
1
, D
2
, D
3
. Поэтому
дальнейший синтез счетчика сводится к построению комбинаци-
онной схемы (логики переходов), формирующей из выходных
G
D T
C
D T
C
D T
C
Логика
переходов
Q
1
Q
2
Q
3
D
1
D
2
D
3
139
сигналов Q уровни сигналов D на информационных входах триг-
геров, необходимые для перехода в следующее состояние. Для
этого составим таблицу переходов (табл. 1) и запишем логиче-
ские выражения для сигналов
D
1
, D
2
, D
3
в ДНФ (дизъюнктивной
нормальной форме):
1 321 321 321
DQQQQQQQQQ=⋅⋅+⋅⋅+⋅⋅; (1)
2321321
DQQQQQQ=⋅⋅+⋅⋅
; (2)
3321321
DQQQQQQ=⋅⋅+⋅⋅
. (3)
Для минимизации логических функций можно воспользо-
ваться основными законами булевой алгебры или картами Карно
(рис. 2), причем в клетках, соответствующих шестому и седьмому
состоянию счетчика, логические функции можно доопределять
по собственному усмотрению, так как в схеме проектируемого
счетчика они не реализуются.
По картам Карно запишем минимизированные выражения
для функций
D
1
и D
2
11
DQ=
; (4)
23 21
1
D
QQ QQ=⋅+⋅
. (5)
Выражение для
D
3
получим путем преобразования соотно-
шения (3), так как карта Карно не позволяет провести эффектив-
ную минимизацию этой функции
3213
DQQQ=⋅⊕
. (6)
С учетом соотношений (4), (5) и (6) построена схема экспе-
римента по изучению работы счетчика (рис. 3). Счетные импуль-
сы снимаются с выхода тактового генератора G. Индикация со-
стояний счетчика производится с помощью элемента DD9, вы-
полняющего функцию преобразования четырехразрядного дво-
140
ичного числа в его шестнадцатеричный эквивалент на семисег-
ментном индикаторе. Удобно выбрать частоту генератора равной
1 Гц.
Таблица 1
N
Q
3
Q
2
Q
1
N
+
D
3
D
2
D
1
5
4
3
2
1
0
1
1
0
0
0
0
0
0
1
1
0
0
1
0
1
0
1
0
4
3
2
1
0
5
1
0
0
0
0
1
0
1
1
0
0
0
0
1
0
1
0
1
D
1
Q
3
D
2
Q
3
D
3
Q
3
1 1 X 1 0 0 X 1 1 0 X 0
Q
1
0 0 X 0
Q
1
0 1 X 0
Q
1
0 0 X 1
Q
2
Q
2
Q
2
Рис. 2 — Карты Карно для функций
D
1
, D
2
, D
3
Рис. 3 — Синхронный вычитающий счетчик с Ксч = 6
Текущее состояние счетчика N
Последующее состояние счетчика N
+