Шарапов А.В. Микроэлектроника. Цифровая схемотехника

91

раза каждым триггером. При этом счетчик проходит 16 состоя-

ний (с 0 по 15), каждому из которых соответствует четырехраз-

рядный код на выходах с весовыми коэффициентами 8, 4, 2, 1.

14 12 1 9 8 11 К155ИЕ5

14 12

1 9

2 8

3 11

2

3

Рис. 6.10 — Асинхронный двоичный счетчик К155ИЕ5

T T

R

T T

R

T T

R

T T

R

&

C1 CT2 1

C2 2

& 4

R 8

6.9 Асинхронный двоично-десятичный счетчик

Микросхема К155ИЕ2 состоит из счетного триггера (вход —

С1,

выход —

Q

1

) и счетчика с коэффициентом пересчета К

сч

= 5 (вход —

С2, выходы — Q

2

, Q

3

, Q

4

). Если их соединить между собой так, как это

показано на рис. 6.11,

а, то получится двоично-десятичный счетчик,

временные диаграммы работы которого приведены на рис. 6.11,

б.

При поступлении десятого импульса (по его срезу) кодовая ком-

бинация

Q

4

Q

3

Q

2

Q

1

= 1001 сменяется комбинацией 0000, и далее

цикл из десяти состояний счетчика (с 0 по 9) периодически по-

вторяется. При совпадении логических единиц на входах

R счет-

чик устанавливается в состояние «0», при совпадении логических

единиц на входах

S9 — в состояние «9».

T

14

T

1 12 Q

1

2 9 Q

2

Q

1

3 8 Q

3

6 11 Q

4

Q

2

7

Q

3

а б Q

4

C1 CT10

C2

&

R

&

S9

Рис. 6.11

—

Асинх

р

онный двоично-десятичный счетчик

t

1

2

4

8

92

6.10 Синхронный двоичный счетчик

В

синхронном двоичном счетчике (рис. 6.12) счетный им-

пульс

Т воздействует сразу на все триггеры. Первый триггер ра-

ботает как счетный. Каждый последующий меняет свое состоя-

ние на противоположное, когда все предыдущие находятся в еди-

ничном состоянии. Устройство реализует алгоритм работы сум-

мирующего двоичного счетчика с

К

сч

= 16.

J T

K

C

J T

K

C

J T

K

C

J T

K

C

& &

1

Q

1

Q

2

Q

3

Q

4

Т

Рис. 6.12 — Четырехразрядный синхронный двоичный счетчик

6.11 Реверсивные счетчики

Реверсивные счетчики

обладают универсальными возмож-

ностями. На рис. 6.13 показаны ИМС синхронных реверсивных

десятичного (К555ИЕ6) и двоичного (К555ИЕ7) счетчиков.

Уровнем логического нуля на входе

L в счетчик записывается че-

тырехразрядный код со входов предустановки 1, 2, 4, 8 (парал-

лельная загрузка). Эта возможность позволяет строить на таких

микросхемах счетчики и делители частоты с изменяемым

К

сч

.

Уровнем логической единицы на входе

R счетчик сбрасывается в

1 CT2 1

2 2

4 4

8 8

L

R

+1 ≥ 15

-1 ≤ 0

1 CT10 1

2 2

4 4

8 8

L

R

+1 ≥ 9

-1 ≤ 0

К155ИЕ6

К155ИЕ7

Рис. 6.13 — Реверсивные счетчики

93

нулевое состояние. Вход R имеет приоритет по отношению ко

входу

L. При подаче импульсов на суммирующий вход +1 на вы-

читающем –1 должен быть высокий уровень, и наоборот.

6.12 Счетчики с произвольным модулем счета

Счетчики с произвольным модулем счета К

сч

строятся на

основе микросхем двоичных и двоично-десятичных счетчиков.

Одним из способов получения произвольного значения модуля

счета является использование цепи обратной связи, сбрасываю-

щей его в нулевое состояние, как только суммирующий счетчик

переходит в состояние, равное

К

сч

. Так построен, например, дели-

тель частоты в 14 раз (рис. 6.14). Как только счетчик переходит

в 14-е состояние (совпадают логические 1 на входах трехвходо-

вого элемента 3И-НЕ), в единичное состояние устанавливается

RS-триггер, который сбрасывает счетчик в нулевое состояние.

Единичный уровень следующего счетного импульса сбрасывает

RS-триггер в нуль.

C1 CT2 1

C2 2

&R 4

8

&

1

U

вх

В

ход U

вых

Выход

Рис. 6.14 — Делитель частоты на 14

t

Другой вариант счетчика

(например, с коэффициентом пе-

ресчета

К

сч

= 147), показанный на рис. 6.15, организован на осно-

ве восьмиразрядного двоичного счетчика (

К

сч

= 256), который до-

полнен цепью сброса. Когда счетчик переходит в состояние

147 = 10010011В (совпадают логические 1 на входах элементов И

,

подключенных к выходам счетчика с весовыми коэффициентами

128, 16, 2 и 1), происходит его сброс, в результате его состояния

циклически повторяются через каждые 147 входных тактов.

94

C1 CT2 1

C2 2

&R 4

8

&

C1 CT2 1

C2 2

&R 4

8

&

Рис. 6.15 — Организация счетчика с произвольным

коэффициентом пересчета

Т

ИМС программируемых делителей частоты

(счетчиков с

переменным коэффициентом деления)

. Существует ряд ИМС

счетчиков с переменным (программируемым) коэффициентом

деления, например К155ИЕ8, 564ИЕ15.

ИМС К155ИЕ8 может быть названа преобразователем «код —

частота». Ее УГО и функции выводов показаны на рис. 6.16. Эта

микросхема содержит шестиразрядный двоичный счетчик и про-

граммируемое логическое устройство, уменьшающее частоту вы-

ходной последовательности

f

вых

по сравнению со входной f

вх

. Из

входной последовательности в 64 импульса, поступающей на счет-

ный вход

С, на выход проходит N импульсов, где N — десятичное

число, шестиразрядный двоичный код которого подается на управ-

ляющие входы микросхемы с метками 32, 16, 8, 4, 2, 1. Выходная

частота связана с входной соотношением

f

вых

= f

вх

· N / 64. Та-

ким образом, частота импульсов на выходе микросхемы пропор-

E CT ≥ 63

R

C

S

V

Q

32

16

8

4

2

1

Назначение выводов ИМС:

Е — разрешение счета (стробирование);

R — сброс счетчика с остановкой деле-

ния;

С — счетный вход;

S — остановка деления;

V — вход наращивания;

≥ 63 — выход переноса (нулевой сигнал

на этом выходе формируется, когда счет-

чик находится в 63-м состоянии);

32, 16, 8, 4, 2, 1 — разряды управляющего

кода

N.

f

вх

f

вых











Рис. 6.16 — Программируемый счетчик ИМС К155ИЕ8

95

циональна значению управляющего кода N. Надо только учиты-

вать, что если

N не равно степени числа 2, то импульсы в выход-

ной последовательности расположены неравномерно.

В таблице 6.1 приведены номера импульсов (из входной по-

следовательности в 64 импульса), которые проходят на выход

при логической единице на соответствующем управляющем вхо-

де. При произвольном коде

N на выход проходят импульсы, соот-

ветствующие логическим единицам во всех разрядах числа

N.

Таблица 6.1 —

Таблица функционирования микросхемы К155ИЕ8

Метка управляющего входа Номера импульсов, проходящих на выход

1

2

4

8

16

32

16, 48

8, 24, 40, 56

4, 12, 20, 28, 36, 44, 52, 60

2, 6, 10, 14, 18, 22, 26, 30, 34, 38, 42, ...

1, 3, 5, 7, 9, 11, 13, 15, 17, 19, 21, 23, 25, 27, ...

Другой способ построения счетчиков с произвольным моду-

лем счета реализован в программируемом делителе частоты,

представленном на рис. 6.17.

На лимбах программных переключателей

SA1, SA2 набира-

ется число

N=AB (A — десятки, В — единицы). На выходах пере-

ключателей формируется инверсный двоично-десятичный код

цифр

А и В. Инверторы DD1, DD3 подают на входы предвари-

тельной установки счетчиков

DD2, DD4 прямой двоично-

десятичный код числа

N. Счетчики работают в режиме вычита-

ния (обратного счета). Когда счетчики находятся в нулевом со-

стоянии и приходит счетный импульс, по его фронту

D-триггер

формирует логический нуль на выходе и в счетчик загружается

число

N, которое в течение следующих N тактов считывается до

нуля. Число состояний счетчика равно

N +1. Таким образом,

f

вых

= f

вх

/(N +1), т. е. на программном переключателе надо наби-

рать число, на единицу меньшее требуемого коэффициента деле-

ния частоты. Длительность выходного импульса (активный уро-

вень — нулевой) равна периоду входных импульсов.

96

SA1 DD1 DD2 SA2 DD3 DD4

_/ _

B

1

1 СТ10

2

4

8

L

R

−1 ≤ 0

_/ _

А

1

1 СТ10

2

4

8

L

R

−1 ≤ 0

Вход

D T

C

Выход

Рис. 6.17 — Программируемый делитель частоты

6.13 Регистры сдвига

Регистры представляют собой цепочки триггеров и предна-

значены для записи, хранения, сдвига и считывания из них дво-

ичной информации (полубайта, байта и т. д.).

Различают регистры сдвиговые (со сдвигом вправо, влево и

реверсивные), с параллельной загрузкой, универсальные, кольце-

вые и файловые.

Регистры сдвига строятся на D-триггерах с динамическим

управлением. Тактовые входы объединяются, вход

D первого

триггера служит для приема информации, а входы

D последую-

щих подключаются к прямым выходам предыдущих (рис. 6.18).

D

RG

DO

C

4

б

Рис. 6.18 — Построение регистра сдвига на D-триггерах (а)

и его УГО (б)

D T

C

D T

C

D T

C

D T

C

а

DO

0

DO

1

DO

2

DO

3

D

C

97

За четыре такта C (четыре синхроимпульса) последователь-

ную информацию со входа

D можно преобразовать в параллельную

на выходах

DO

0

–

DO

3

.

6.14 Регистры памяти

Регистры с параллельной загрузкой

также чаще строят на

D-триггерах, объединяя их тактовые входы. Микросхемы регист-

ров памяти могут тактироваться потенциалом (К580ИР82) или

фронтом (К555ИР27) тактового импульса (рис. 6.19). Обязатель-

ным условием при записи данных в регистр является их фиксация

до поступления такта. Хранимые данные с выхода первой микро-

схемы читаются при логическом нуле на входе

OE (разрешение

выхода). При логической единице на входе

OE выходы микро-

схемы находятся в высокоимпедансном состоянии. Запись ин-

формации во вторую микросхему происходит по фронту тактово-

го импульса только при логическом нуле на входе

L

(Load — раз-

решение загрузки). При

L = 1 имеет место режим хранения дан-

ных в регистре.

DI RG

С DO

OE

DI RG

C DO

L

Рис. 6.19 — Микросхемы параллельных регистров

8

К580ИР82 К555ИР27

6.15 Универсальные регистры

Микросхема К155ИР13 (рис. 6.20) является примером уни-

версального регистра. Режим ее работы задается уровнями сигна-

лов на входах

SR и SL (см. таблицу состояний регистра). При сдви-

ге вправо сигнал со входа

DR переписывается в младший разряд

DO

0

по фронту каждого тактового импульса, а старая информация

выхода

DO

7

теряется. При сдвиге влево информация с входа DL

записывается на выход

DO

7

, а информация с выхода DO

0

теряет-

ся. При

SL = SR = 1 микросхема работает как параллельный ре-

98

гистр, запись информации в который с входов DI происходит по

фронту тактового импульса. При подаче 0

на вход

R

все тригге-

ры регистра сбрасываются в нулевое состояние.

DR RG

DL

SR

SL DO

DI

R

C

SL SR Режим

0 0 Хранение

0 1 Сдвиг вправо

1 0 Сдвиг влево

1 1 Запись со

входов DI

8

К155ИР13

Рис. 6.20 — Универсальный регистр

6.16 Кольцевой регистр

Иногда желательно осуществлять многократный последова-

тельный вывод информации (регенерацию) из регистра без ее

стирания. Для этого необходимо снова ввести данные с помощью

обратной связи. Пример схемы кольцевого регистра, который

предоставляет такую возможность, показан на рис. 6.21.

RG Q

1

→ Q

2

DR ...

C Q

n

1

&

1

D

вх

U

C

D

вых

Рис. 6.21

—

Кольцевой регистр

До тех пор пока на управляющем входе

U поддерживается

уровень логической 1,

DR = D

вх

, обратная связь не действует. За

первые

n тактов запоминается n-разрядный входной код D

вх

. Если

теперь подать

U = 0, то DR = Q

n

и выведенный из регистра код по-

разрядно поступает на вход. После

n тактовых импульсов регистр

сдвига опять находится в исходном состоянии. Следовательно,

99

логическое состояние на входе управления определяет, вводится

ли новая информация или в регистре циркулирует старая.

Помимо основного назначения, регистры имеют другие мно-

гочисленные применения. Рассмотрим только некоторые из них.

6.17 Кольцевой счетчик

На регистрах сдвига реализуются самые разнообразные счет-

чики. Простейшим из них является кольцевой счетчик (рис. 6.22).

Элемент 4ИЛИ-НЕ разрешает запись информации в первый триг-

гер регистра только тогда, когда все триггеры находятся в нулевом

состоянии. Эта кодовая 1 и перемещается по кольцу (выходы 1, 2,

3, 4, 5). Данное устройство представляет собой синхронный счет-

чик с

К

сч

= 5 и выполняет функции распределителя уровня логиче-

ской единицы по пяти каналам. Его можно использовать для по-

следовательного включения во времени пяти объектов управления.

G

1

2

3

4

5

G

DR RG 1

2

3

C 4

1

Рис. 6.22 — Кольцевой счетчик

5

6.18 Счетчики на регистрах сдвига

Счетчик Джонсона

. Проанализируем работу другого счет-

чика на регистре сдвига (вариант счетчика Джонсона), в котором

используется перекрестная обратная связь (рис. 6.23).

Исследуемое устройство представляет собой синхронный

счетчик на регистре сдвига, построенном на трех

JK-триггерах.

Состояние первого триггера после подачи очередного среза счет-

ных импульсов генератора

G зависит от сигналов обратной свя-

зи, поступающих на его информационные входы

J и K с выходов

Q

2

и Q

3

. Триггер Т

2

повторяет состояние триггера Т

1

на предыду-

щем такте, а триггер

Т

3

— состояние триггера Т

2

.

100

Q

2

Q

1

Q

3

J T

C

K

J T

C

K

J T

C

K

G

T

1

T

3

T

2

Рис. 6.23 — Вариант счетчика на регистре сдвига

Анализ работы удобно устройства провести с помощью таб-

лицы состояний, предположив, что первоначально триггеры были

сброшены в нулевое состояние (

Q

1

= Q

2

= Q

3

= 0), а затем на

счетный вход поступает очередной

k-й импульс (рис. 6.24).

k Q

1

Q

2

Q

3

0 0 0 0 G

1 1 0 0

t

2 1 1 0 Q

1

t

3 1 1 1

4 0 1 1 Q

2

t

5 0 0 1

6 1 0 0 Q

3

t

7 1 1 0

8 1 1 1

Рис. 6.24 — Таблица состояний и временные диаграммы выходных сигналов

До подачи первого импульса на информационных входах

триггера

Т

1

: J = 1, K = 0. После первого импульса Т

1

переходит в

единичное состояние, а логические нули с выходов

Q

1

, Q

2

пере-

писываются на выходы

Q

2

, Q

3

. Уровни сигналов на информаци-

онных входах

Т

1

не изменились. Поэтому после второго импульса

он снова будет находиться в состоянии

Q

1

= 1. Теперь уже и Q

2

= 1.

На информационных входах

Т

1

устанавливаются уровни J = K = 0.

После третьего импульса

Т

1

не меняет своего состояния, оста-

ваясь в состоянии

Q

1

= 1. В этот момент все триггеры находятся в

единичном состоянии. При этом на входе

Т

1

J = 0, K = 1, и после

Шарапов А.В. Микроэлектроника. Цифровая схемотехника

Подождите немного. Документ загружается.