Королёв А.И. Коды и устройства помехоустойчивого кодирования
Подождите немного. Документ загружается.
для первой подматрицы – путем суммирования по модулю два двоичных
символов первого, второго и третьего столбцов матрицы (5.4);
для второй подматрицы – путем суммирования по модулю два двоичных
символов второго, третьего и четвертого столбцов матрицы (5.4);
для третьей подматрицы – путем суммирования по модулю два двоичных
символов первого, второго и четвертого столбцов матрицы (5.4). Таким образом,
раздельные проверочные подматрицы будут иметь следующую структуру:
,
, .
=
010
100
100
001
010
001
111
)(
1.1
xq
=
100
100
001
010
001
111
010
)(
1.2
xq
=
100
001
010
001
111
010
100
1.3
q
(5.5)
Из построенных подматриц видно, что первая, вторая и третья строка соот-
ветствующих подматриц состоят из одних “1”, а все остальные строки подматриц
содержат по одной “1”.
6. По полученным проверочным подматрицам (5.5) формируем ортого-
нальные проверочные уравнения, дополняя их тривиальными уравнениями. По-
зиции или номера информационных символов, которые должны участвовать в
формировании проверочных уравнений соответственно для информационных
символов а
1
, а
2
, а
3
, определяются номерами строк подматриц, которые начинаются
с единиц. Таким образом, можно сформировать следующие проверочные уравне-
ния:
S
1
=
а
1
=
а
'
1
а
2
=
а
'
2
а
3
=
а
'
3
S
2
= а
1
⊕
а2
⊕
а
4
а
2
⊕
а
3
⊕
а
5
а
3
⊕
а
4
⊕
а
6
S
3
= а
1
⊕
а
3
⊕
а
7
а
2
⊕
а
1
⊕
а
4
а
3
⊕
а
2
⊕
а
5
S
4
= а
1
⊕
а
5
⊕
а
6
, а
2
⊕
а
6
⊕
а
7
, а
3
⊕
а
1
⊕
а
7
.
(5.6)
Сущность способа построения системы раздельных проверочных уравнений
с использованием транспонированной проверочной матрицы состоит в следую-
щем:
1) проверочный полином h(х), представленный в двоичной форме записи
h(x)=x
3
+x
2
+1=1101, записываем в качестве первой строки проверочной матрицы
H
4,7
(x) и дополняем строку нулями до n=7 двоичных символов;
2) производим l-1=4-1=3 циклических сдвигав двоичных символов первой
строки вправо. В результате получаем следующую матрицу:
,
=
1011000
0101100
0010110
0001011
)(
7,4
xH
(5.7)
3) транспонированную проверочную матрицу строим следующим обра-
зом. Первую строку матрицы (5.7) переписываем без изменения. Вторую строку
транспонированной проверочной матрицы формируем путем суммирования по
модулю два двоичные символы первой, второй и третьей строк матрицы (5.7), а
третью строку матрицы формируем путем суммирования по модулю два двоич-
ных символов первой, второй и четвертой строки. В результате получаем сле-
дующую транспонированную проверочную матрицу кода
.
=
1000101
0110001
0001011
)(xH
T
(5.8)
Ненулевые символы строк данной матрицы определяют позиции (номера)
символов, которые участвуют в формировании системы раздельных проверочных
уравнений, а именно: S
1
=а'
1
, S
2
=a
1
⊕a
2
⊕a
4
, S
3
=a
1
⊕a
3
⊕a
7
, S
4
=a
1
⊕a
5
⊕a
6
. Данная сис-
тема раздельных проверочных уравнений совпадает с СРП первой проверочной
подматрицы (5.6). Для информационных символов а
2
и а
3
СРП формируются
(составляются) автоматически путем циклического сдвига символов СРП S
1
…S
4
соответственно на один и два такта, т.е. используется главное свойство цикличе-
ских кодов–цикл.
По сформированным проверочной матрице (5.4) и подматрицам (5.6) разра-
батываем обобщенные структурные и функциональные схемы кодера и декодера
(кодека). Процессы кодирования и декодирования помехоустойчивых кодов могут
выполнятся как в параллельном, так и в последовательном коде. В связи с тем, что
в системах связи передача информации производится в последовательном коде, то
в разрабатываемых электрических схемах кодера необходимо предусмотреть
коммутаторы распределения и объединения информации.
Синтез структурных схем кодека.
Для разработки структурных схем кодера и декодера определим их основ-
ные функции и требуемые для их реализации функциональные блоки (узлы).
Основные функции кодера:
1) распределение символов входной информации на k (k=3) информацион-
ных подпотоков;
2) формирование l=n-k (l=7-3=4) проверочных символов;
3) формирование “n” (n=7) кодовых символов путем объединения “k” (k=3)
информационных и “l” (l=4) проверочных символов в единый кодовый поток.
Для реализации данных функций необходимы следующие функциональные
блоки:
– КРИ - 1/k (КРИ-1/3) – коммутатор распределения информационных сим-
волов на три подпотока;
– БСМ – блок сумматоров по модулю два;
– КОИ-n/1 (КОИ-7/1) – коммутатор объединения информации семи парал-
лельных подпотоков в единый поток;
– ФТИиСУ – формирователь тактовых импульсов и сигналов управления
кодера.
В соответствии с этим обобщенная структурная схема кодера будет иметь
следующее построение (рис.5.1)
a
1
Bx.
a
2
a
3
Q(x)
a
4
f
T
f
T1
a
5
Вых.
F(x)
a
6
a
7
Вх с
1
…с
3
БСМ
f
T
К
Р
И
-1/3
К
О
И
-7/1
УУ
М
2
М2
М
2
М2
ФТИиСУ
Рис. 5.1. Обобщенная структурная схема кодера
Кодер работает следующим образом. Входные информационные символы
последовательности Q(x) в КРИ – 1/3 распределяются на три параллельных под-
потока а
1
, а
2
, а
3
и данные символы поступают одновременно на соответствующие
входы КОИ – 7/1 и сумматоров по модулю два БСМ. Сформированные провероч-
ные символы а
4
, а
5
, а
6
и а
7
в параллельном коде поступают на соответствующие
входы КОИ – 7/1, который формирует кодовую последовательность F(x), кодовые
символы которой (F(x)=а
1
, а
2
, а
3
, а
4
, а
5
, а
6
, а
7
) в последовательном коде поступают
в канал связи (на вход соответствующего модулятора). Для нормального функ-
ционирования кодера формируются тактовые частоты f
T
, f
T1
и сигналы управле-
ния с
1
, с
2
, с
3
.
Основными функциями декодера являются:
1) запись принятых кодовых символов в последовательный регистр сдвига
(RG);
2) формирование системы раздельных проверочных уравнений;
3) формирование информационного символа;
4) выдача информационного символа получателю с одновременной запи-
сью данного символа в регистр сдвига.
Для реализации данных функций необходимы следующие функциональные
блоки:
– последовательный регистр сдвига на n (n=7) ячеек памяти;
– формирователь системы раздельных проверочных уравнений (ФСРПУ);
– мажоритарный элемент (МЭ);
– коммутатор (К);
– ключи управления (Кл);
– ФТИд–формирователь тактовых импульсов декодера.
В соответствии с этим обобщенная структурная схема декодера будет иметь
следующее построение (рис.5.2).
Декодер работает следующим образом. В первоначальный момент времени
первый ключ (Кл1) открыт (стрелка вниз), а второй ключ (Кл2) закрыт (стрелка
вверх) и принятые кодовые символы последовательности F'(х) записываются в
последовательный регистр сдвига.
Рис. 5.2. Обобщенная структурная схема декодера
Вых.
1
ФСРПУ
МЭ
Кл.2
Q(x)
Вх.
f
T2
f
T1
^
f
T1
Вх.
Кл.1
…
RG
F
'
(x)
S1
S2
S3
S4
ФТИд
Т
1
Т
7
…
Одновременно с записью кодовых символов производится формирование
проверочных уравнений в соответствии с равенствами первой подматрицы. По
окончании n=7-го такта положение ключей меняется на обратное: ключ Кл.1 за-
крывается (стрелка вверх), а ключ Кл.2 открывается (стрелка вниз). На n+1=7+1=8
такте мажоритарным элементом формируется и выдается первый информацион-
ный символ а
1
, который поступает к получателю информации и по цепи обратной
связи через коммутатор (К) на вход последовательного регистра сдвига. По окон-
чании n+2=7+2=9 такта формируется и выдается второй информационный символ
а
2
, а n+3=7+3=10 тактом – третий информационный символ а
3
. после этого поло-
жение ключей Кл.1 и Кл.2 меняется на обратное и производится запись и декоди-
рование следующей кодовой последовательности и т.д.
Синтез функциональных схем кодека
Основная задача при разработке функциональных схем кодека состоит в
выборе способов построения функциональных блоков кодека, обеспечивающих
минимальную сложность разработки и реализации принципиальных электриче-
ских схем кодека. В общем, выбор способов построения функциональных схем
кодека зависит от опыта и квалификации разработчика систем связи и обработки
информации. Далее рассмотрим один из способов (вариантов) построения функ-
циональных схем разрабатываемого кодека.
В кодере, в соответствии с обобщенной структурной схемой, основными
функциональными блоками являются: КРИ-1/3, КОИ-7/1 и ФТИиСУ.
КРИ-1/3 может быть выполнен в виде двух регистров сдвига: последова-
тельного регистра сдвига (RG1) и параллельного регистра сдвига (RG2). Каждый
из регистров сдвига содержит “k” ячеек памяти (k=3). Запись и считывание ин-
формации осуществляется тактовыми частотами соответственно f
T
и f
T1
, посту-
пающие от ФТИк и выполняемого в виде делителя частоты на три. Функциональ-
ная схема КРИ-1/3 приведена на рис.5.3.
RG1 RG2
a
1
a
2
a
3
Вх.
Q(x)
Вх.
f
T
D T
C
D T
C
D T
C
D T
C
D T
C
D T
C
:3
f
T1
К КОИ-7/1
И
БСМ
Рис.5.3. Функциональная схема КРИ-1/3
Формирователь проверочных символов (а
4
…а
7
) выполняется в виде блока
сумматоров по модулю два, реализуемых с помощью двухвходовых схем “Ис-
ключающее ИЛИ”.
Так как информационные и проверочные символы образуют синфазные и
синхронные потоки, то для их объединения в единый кодовый поток можно ис-
пользовать синхронный мультиплексор с соответствующим количеством инфор-
мационных и управляющих входов. Сигналы управления объединением символов
синхронных потоков мультиплексора поступают от формирователя сигналов
управления, выполняемого в виде кольцевого счетчика на семь. Функциональная
схема КОИ-7/1 приведена на рис.5.4. Кольцевой счетчик на семь выполняется в
виде двоичного счетчика (Дв. сч.) и дешифратора (ДШ). Обобщенная функцио-
нальная схема кодера приведена на рис.5.5.
a
7
a
4
a
5
a
1
a
3
a
6
a
2
Вх.
f
T2
=n·f
T1
Вых.
F(x)
СУ1
СУ3
МХ
I
У
ДШДв.сч.
От КРИ-1/3
и
БСМ
Рис.5.4. Функциональная схема КОН-7/1 кодера
В декодере, в соответствии с обобщенной структурной схемой (рис.5.2), ос-
новными функциональными блоками являются: последовательный регистр сдвига
(RG), ФСРПУ, коммутатор (К), ФТИд, ключи управления (Кл.1 и Кл.2) и мажори-
тарный элемент (МЭ).
Ключи управления и коммутатор выполняются чаще всего, в виде соответ-
ственно: двухвходовых схем “И” и двухвходовой схемы “ИЛИ”:
Последовательный регистр сдвига выполняется в виде n (n=7) ячеек памяти
(D–триггеров). ФСРПУ выполняется в виде совокупности сумматоров по модулю
два, которые могут быть реализованы на основе двухвходовых схем “Исключаю-
щее ИЛИ”. Мажоритарный элемент может быть выполнен различными способа-
ми. Критериями выбора способа построения МЭ являются обеспечение высокого
быстродействия и минимального объема оборудования. При количестве прове-
рочных уравнений менее 10 (μ<10) МЭ целесообразно выполнять в виде комби-
национного автомата (КА), имеющего μ входов и один выход.
.
.
.
Рис. 5.5. Обобщенная функциональная схема кодера
При μ>10 МЭ целесообразно выполнять в виде двоичного счетчика с соответст-
вующим дешифратором. ФТИд целесообразно выполнять по принципу построе-
ния ФТИк, что будет обеспечивать технологичность производства кодека. Обоб-
щенная функциональная схема декодера приведена на рис. 5.6.
=1
=1
=1
=1
ДШДв.сч.
D
C
T
D
C
T
D
C
T
D
C
T
D
C
T
D
C
T
MX
I
Y
:3
f
T1
Вх.
Вх.
Вх.
Q(x)
f
T
f
T2
=n*f
T1
a
b
c
a
b
c
БСМ
a
1
a
2
a
3
a
4
a
5
a
6
a
7
Вых.
F(x)
от ФАПЧ
кодера
Вых.
Q(x)
Вх.
f
T2
Вх.
F’(x)
&
1
T
7
T
6
T
5
T
4
T
3
T
2
T
1
KA
=1
=1
=1
&
Д ШДв. сч.
Рис. 5.6. Обобщенная функциональная схема декодера
Коррекция ошибок допустимой кратности (t
исп.
=1 двоичный символ) разра-
ботанным кодеком выполняется следующим образом. Пусть на вход кодера по-
ступил информационный блок Q(x) следующего вида: а
1
=а
2
=а
3
=0, т.е. Q(x)=000.
Следовательно, проверочные символы а
4
,а
5
,а
6
и а
7
также будут нулевыми, т.е. а
4
а
5
а
6
а
7
=0000. Сформированная кодовая последовательность также будет нулевой,
т.е. F(x)=а
7
а
6
а
5
а
4
а
3
а
2
а
1
=0000000. Пусть при передаче по каналу связи F(x) будет
искажен первый информационный символ а
1
, т.е. а
1
=1. Следовательно, принятая
кодовая последовательность F'(х) будет иметь вид F'(х)=0000001. Декодер, в соот-
ветствии с формулами (5.6), формирует следующие результаты проверочных
уравнений:
S
1
=а'
1
=1; S
3
=а
3
⊕а
7
=0⊕0=0;
S
2
=а
2
⊕а
4
=0⊕0=0; S
4
=а
5
⊕а
6
=0⊕0=0.
В этом случае на входы КА декодера поступит комбинация двоичных сим-
волов вида 1000 и КА по большинству одинаковых (нулевых) результатов реше-
ния проверочных уравнений сформирует выходной информационный символ а
1
с
уровнем логического нуля, т.е. а
1
=0 и, следовательно, принятый ошибочный ин-
формационный символ будет исправлен. Можно показать и доказать, что данный
декодер обладает способностью корректировать двухкратные ошибки структуры
â
2
â
1
, т.е. F(x)= а
7
а
6
а
5
а
4
а
3
â
2
â
1
=0000011.