Комаров А.В. Цифровые сигнальные процессоры

Подождите немного. Документ загружается.

Б) УМНОЖЕНИЕ/НАКОПЛЕНИЕ

Синтаксис:

Допустимые регистры xop, регистры yop и условия cond см. п.

1.17.6.А.

Примеры: IF GE MR = MR + MX0 * MY1 (UU); {xop * yop}

MF = MR + MX0 * MX0 (SS); {xop * xop}

Описание: Команда выполняется аналогично команде умножения

(см. п. 1.17.6.А) за исключением того, что результат перемножения

операндов суммируется с текущим содержимым регистра MR. Именно

сумма сохраняется в регистре назначения.

Флаги состояния: см. п. 1.17.6.А.

В) УМНОЖЕНИЕ/ВЫЧИТАНИЕ

Синтаксис:

Допустимые регистры xop, регистры yop и условия cond см. п.

1.17.6.А.

Примеры: IF LT MR = MR – MX1 * MY0 (SU); {xop * yop}

MR = MR – MX0 * MX0 (SS); {xop * xop}

Описание: Команда выполняется аналогично команде умножения

(см. п. 1.17.6.А) за исключением того, что результат перемножения

операндов вычитается из текущего содержимого регистра MR. Именно

разность сохраняется в регистре назначения.

Флаги состояния: см. п. 1.17.6.А.

Г) ОЧИСТКА

Синтаксис:

[IF cond] MR = MR + xop * yop (SS) ;

MF xop (SU)

(US)

(UU)

(RND)

[IF cond] MR = MR – xop * yop (SS) ;

MF xop (SU)

(US)

(UU)

(RND)

[IF cond] MR = 0;

[IF cond] MR = MR - xop * yop (SS) ;

MF xop (SU)

(US)

(UU)

(RND)

Допустимые условия cond см. п. 1.17.6.А.

Пример: IF GT MR = 0;

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит обнуление либо 40-битного

регистра MR, либо 16-битного регистра MF.

Флаги состояния:

ASTAT: 7 6 5 4 3 2 1 0

SS MV AQ AS AC AV AN AZ

- 0 - - - - - -

MV – всегда сбрасывается.

Д) ПЕРЕСЫЛКА MR

Синтаксис:

Допустимые условия cond см. п. 1.17.6.А.

Пример: IF EQ MF = MR (RND);

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит умножение/накопление (см. п.

1.17.6.Б) при yop = 0. Если определено округление (RND), то содержимое

MR может округляться на границе 15-го и 16-го битов. Если в качестве

регистра назначения определен MF, то в нем сохраняются только биты

31-16 регистра MR. Если в качестве регистра назначения определен MК,

то в нем сохраняются все 40 битов регистра MR.

Флаги состояния: см. п. 1.17.6.А.

Е) УСЛОВНОЕ НАСЫЩЕНИЕ MR

Синтаксис: IF MV SAT MR;

Описание: Процессор проверяет состояние флага MV и, если он

установлен, производит насыщение младших 32 бит содержимого 40-

битного регистра MR. Если флаг MV сброшен, то выполняется команда

NOP (см. п. 1.17.10.г).

Команда дается обычно после выполнения ряда

умножений/накоплений. Результат насыщения зависит от состояния флага

[IF cond] MR = MR [(RND)];

MV и знака содержимого регистра MR (старшего значащего разряда

(СЗР) регистра MR2). Ниже приведены все возможные комбинации флага

MV и СЗР MR2.

MV СЗР MR2 Содержимое MR после насыщения

0 0 не изменяется

0 1 не изменяется

1 0 00000000 0111111111111111 1111111111111111

1 1 11111111 1000000000000000 0000000000000000

Флаги состояния: не изменяются.

1.17.7. Команды SHIFTER

А) АРИФМЕТИЧЕСКИЙ СДВИГ

Синтаксис:

Допустимые:

регистры xop условия cond

SI AR EQ LE AC

SR1 MR2 NE NEG NOT AC

SR0 MR1 GT POS MV

MR0 GE AV NOT MV

LT NOT AV NOT CE

Пример: IF LT SR = SR OR ASHIFT SI (LO);

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит арифметический сдвиг битов

операнда. Направление и число сдвигов зависит от содержимого регистра

SE (счетная величина).

Положительное число в регистре SE вызывает левый сдвиг,

отрицательное – правый сдвиг. Сдвинутый операнд может быть размещен

в старшей половине выходного поля SHIFTER (опция HI) или в младшей

половине (опция LO). Сдвинутый операнд может быть также подвергнут

операции логического ИЛИ с текущим содержимым регистра SR (опция

SR OR).

При размещении сдвинутого операнда в 32-битном выходном поле

слева от СЗР распространяется знак операнда, а справа от самого

младшего значащего разряда (МЗР) распространяется ноль. Биты

сдвинутого операнда, выходящие за SR

(при левом сдвиге) или за SR

(при правом сдвиге) опускаются.

При сдвиге с двойной точностью содержимое SE используется для

обеих половин операнда. В первом цикле сдвигается старшая половина

операнда с двойной точностью (команда ASHIFT используется с опцией

[IF cond] SR = [SR OR] ASHIFT xop (HI) ;

(LO)

HI). Младшая половина операнда с двойной точностью сдвигается с

помощью команды LSHIFT, которая использует с опции LO и SR OR.

Это препятствует распространению знака младшей половины операнда,

что может исказить результат сдвига.

Флаги состояния: не изменяются.

Б) ЛОГИЧЕСКИЙ СДВИГ

Синтаксис:

Допустимые регистры xop и условия cond см. п. 1.17.7.А.

Пример: IF GE SR = LSHIFT SI (HI);

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит логический сдвиг битов операнда.

Направление и число сдвигов зависит от содержимого регистра SE

(счетная величина).

Положительное число в регистре SE вызывает левый сдвиг,

отрицательное – правый сдвиг. Сдвинутый операнд может быть размещен

в старшей половине выходного поля SHIFTER (опция HI) или в младшей

половине (опция LO). Сдвинутый операнд может быть также подвергнут

операции логического ИЛИ с текущим содержимым регистра SR (опция

SR OR).

При левом сдвиге справа от МЗР распространяется ноль, а биты

сдвинутого операнда, выходящие за SR

опускаются. При правом сдвиге

слева от СРЗ распространяется ноль, а биты сдвинутого операнда,

выходящие за SR

опускаются.

При сдвиге с двойной точностью содержимое SE используется для

обеих половин операнда. В первом цикле сдвигается старшая половина

операнда с двойной точностью (команда LSHIFT используется с опцией

HI). Для сдвига младшей половины операнда с двойной точностью

команда LSHIFT использует с опциями LO и SR OR.

Флаги состояния: не изменяются.

В) НОРМАЛИЗАЦИЯ

Синтаксис:

Допустимые регистры xop и условия cond см. п. 1.17.7.А.

Пример: SR = NORM SI (HI);

[IF cond] SR = [SR OR] LSHIFT xop (HI) ;

(LO)

[IF cond] SR = [SR OR] NORM xop (HI) ;

(LO)

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит арифметические сдвиги входного

операнда, чтобы убрать все избыточные знаковые биты за исключением

одного. Число сдвигов содержит регистр SE. Этот регистр может быть

загружен командой извлечения экспоненты (EXP, см. п. 1.17.7.Г), обычно

это отрицательная величина, равная по модулю числу знаковых битов

минус один.

Сдвинутый операнд может быть размещен в старшей половине

выходного поля SHIFTER (опция HI) или в младшей половине (опция

LO). Сдвинутый операнд может быть также подвергнут операции

логического ИЛИ с текущим содержимым регистра SR (опция SR OR).

Если выбрана опция LO, то слева от СРЗ распространяется ноль, а

биты сдвинутого операнда, выходящие за SR

опускаются.

Все биты правее МЗР обнуляются. Если экспонента результата

операции ALU с переполнением была извлечена с модификатором HIX,

то все биты выходного поля SHIFTER левее СЗР заполняются значением

бита АС регистра ASTAT при выполнении команды NORM (HI). В этом

случае (SE = 1, см. п. 1.17.7.Г) формируется правый сдвиг.

При сдвиге с двойной точностью содержимое SE используется для

обеих половин операнда. В первом цикле сдвигается старшая половина

операнда с двойной точностью (команда NORM используется с опцией

HI). Для сдвига младшей половины операнда с двойной точностью

команда NORM использует с опциями LO и SR OR.

Флаги состояния: не изменяются.

Г) ИЗВЛЕЧЕНИЕ ЭКСПОНЕНТЫ

Синтаксис:

Допустимые регистры xop и условия cond см. п. 1.17.7.А.

Пример: IF GT SE = EXP MR1 (HI);

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит извлечение экспоненты входного

операнда. Обычно это делается перед командой нормализации NORM

(см. п. 1.17.7.В).

Значение экспоненты (счетной величины для команды NORM)

формирует детектор экспоненты, который подсчитывает число ведущих

знаковых битов. Выходной код детектора экспоненты запоминается в

регистре SE. Это значение зависит от режима работы детектора

экспоненты: HI, HIX или LO.

[IF cond] SE = EXP xop (HI) ;

(LO)

(HIX)

В режиме HI входной операнд интерпретируется как число со знаком

одинарной точности или как старшая половина числа со знаком двойной

точности. Значение экспоненты определяется по следующему правилу:

сначала подсчитывается число избыточных ведущих знаковых битов

(число всех знаковых битов минус один) и затем у получившегося числа

меняется знак на отрицательный. Именно это значение запоминается в

регистре SE (см. табл. 1.4).

В режиме HIX входной операнд интерпретируется как результат

операции ALU с возможным переполнением. В этом режиме проверяется

бит AV регистра ASTAT. Если AV установлен (переполнение есть), то в

регистр SE записывается значение +1, в противном случае (AV = 0),

результат режима HIX не отличается от результата режима HI (см. табл.

1.5).

В режиме LO входной операнд интерпретируется как младшая

половина числа с двойной точностью. Извлечение экспоненты чисел с

двойной точностью достигается выполнением двух команд EXP. Первая

команда применяется к старшей половине числа и используется с

модификаторами HI или HIX. Вторая – применяется к младшей половине

числа и используется с модификатором LO. Если старшая половина числа

содержит не знаковый бит, то экспонента всего числа становится

известной уже после выполнения первой команды EXP. Если все биты

старшей половины числа знаковые, то формирование значения

экспоненты довершит вторая команда EXP (см. табл. 1.6).

Флаги состояния:

ASTAT: 7 6 5 4 3 2 1 0

SS MV AQ AS AC AV AN AZ

* - - - - - - -

SS – устанавливается командой EXP в режимах HI или HIX равным

СЗР входного операнда, если AV = 0, в противном случае устанавливается

равным инвертированному значению СЗР входного операнда. Команда

EXP в режиме LO не влияет на этот флаг.

Д) КОРРЕКЦИЯ БЛОЧНОЙ ЭКСПОНЕНТЫ

Синтаксис: [IF cond] SB = EXPADJ xop;

Допустимые регистры xop и условия cond см. п. 1.17.7.А.

Пример: IF GT SB = EXPADJ SI;

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит извлечение блочной экспоненты

массива (блока) входных операндов, под которой понимается

максимальная экспонента (с учетом знака) из всех экспонент блока. Это

значение находится в регистре SB.

Перед первым использованием команды EXPADJ в регистр SB

должно быть записано значение –16 (минимальная величина). Далее при

каждом вызове команды она извлекает экспоненту и сравнивает ее

значение с содержимым регистра SB. Если текущая экспонента больше

содержимого регистра SB, то ее значение записывается в регистр SB. В

противном случае, содержимое регистра SB не изменяется. Очевидно, что

после обработки всего блока чисел в регистре SB будет находиться

максимальная экспонента всего блока.

Команда EXPADJ является инспекционной (проверочной) командой,

поскольку не выполняет никаких сдвигов.

Эта команда не может применяться к переполненным числам и к

младшим половинам чисел с двойной точностью.

Флаги состояния: не изменяются.

Е) НЕПОСРЕДСТВЕННЫЙ АРИФМЕТИЧЕСКИЙ СДВИГ

Синтаксис:

Допустимые регистры xop см. п. 1.17.7.А.

Допустимое значение <exp> – любая константа от –128 до 127.

Пример: SR = SR OR ASHIFT SR0 BY 3 (LO); {нельзя “+3”}

Описание: Процессор производит арифметический сдвиг битов

операнда. Направление и число сдвигов зависит от значения экспоненты,

введенной непосредственным числом <exp>.

Положительное значение <exp> (перед ним нельзя ставить знак “+”)

вызывает левый сдвиг, отрицательное – правый сдвиг. Сдвинутый

операнд может быть размещен в старшей половине выходного поля

SHIFTER (опция HI) или в младшей половине (опция LO). Сдвинутый

операнд может быть также подвергнут операции логического ИЛИ с

текущим содержимым регистра SR (опция SR OR).

При размещении сдвинутого операнда в 32-битном выходном поле

слева от СЗР распространяется знак операнда, а справа от МЗР

распространяется ноль. Биты сдвинутого операнда, выходящие за SR

(при левом сдвиге) или за SR

(при правом сдвиге) опускаются.

При сдвиге с двойной точностью константа <exp> используется для

обеих половин операнда. В первом цикле сдвигается старшая половина

операнда с двойной точностью (команда ASHIFT используется с опцией

HI). Младшая половина операнда с двойной точностью сдвигается с

помощью команды LSHIFT, которая использует с опции LO и SR OR.

SR = [SR OR] ASHIFT xop BY <exp> (HI) ;

(LO)

Это препятствует распространению знака младшей половины операнда,

что может исказить результат сдвига.

Флаги состояния: не изменяются.

Ж) НЕПОСРЕДСТВЕННЫЙ ЛОГИЧЕСКИЙ СДВИГ

Синтаксис:

Допустимые регистры xop см. п. 1.17.7.А.

Допустимое значение <exp> – любая константа от –128 до 127.

Пример: SR = LSHIFT SR1 BY –6 (HI);

Описание: Процессор производит логический сдвиг битов

операнда. Направление и число сдвигов зависит от значения экспоненты,

введенной непосредственным числом <exp>.

Положительное значение <exp> (перед ним нельзя ставить знак “+”)

вызывает левый сдвиг, отрицательное – правый сдвиг. Сдвинутый

операнд может быть размещен в старшей половине выходного поля

SHIFTER (опция HI) или в младшей половине (опция LO). Сдвинутый

операнд может быть также подвергнут операции логического ИЛИ с

текущим содержимым регистра SR (опция SR OR).

При левом сдвиге справа от МЗР распространяется ноль, а биты

сдвинутого операнда, выходящие за SR

опускаются. При правом сдвиге

слева от СРЗ распространяется ноль, а биты сдвинутого операнда,

выходящие за SR

опускаются.

При сдвиге с двойной точностью константа <exp> используется для

обеих половин операнда. В первом цикле сдвигается старшая половина

операнда с двойной точностью (команда LSHIFT используется с опцией

HI). Для сдвига младшей половины операнда с двойной точностью

команда LSHIFT использует с опциями LO и SR OR.

Флаги состояния: не изменяются.

1.17.8. Команды управления потоком программы

А) КОМАНДА ПЕРЕХОДА

Синтаксис:

SR = [SR OR] LSHIFT xop BY <exp> (HI) ;

(LO)

[IF cond] JUMP (I4) ;

(I5)

(I6)

(I7)

<addr>

Допустимые условия cond:

EQ NE GT GE LT LE NEG

POS AV NOT AV AC NOT AC MV NOT MV

NOT CE

Пример: IF NOT CE JUMP top_loop; {CNTR декрементируется}

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит переход на указанный а команде

адрес. Метод адресации перехода может быть прямым или косвенным

регистровым.

Прямой адрес <addr> (задается непосредственным операндом или

меткой) располагается в 14-битном поле внутри команды. При косвенной

регистровой адресации в команде задается один из I регистров. После

выполнения перехода пост-модификация этого регистра не производится.

Если команда JUMP является последней командой цикла DO UNTIL,

то необходимо корректировать состояния стеков цикла. Если

используется условие NOT CE (как в примере), то при выполнении

команды регистр CNTR декрементируется.

Флаги состояния: не изменяются.

Б) КОМАНДА ВЫЗОВА ПОДПРОГРАММЫ

Синтаксис:

Допустимые условия cond см. п. 1.17.8.А.

Пример: IF AV CALL scale_down;

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит переход на указанный а команде

адрес, но предварительно сохраняет в стеке РС адрес возврата. Это делает

удобным вызов подпрограмм.

Метод адресации перехода может быть прямым или косвенным

регистровым. Прямой адрес <addr> (задается непосредственным

операндом или меткой) располагается в 14-битном поле внутри команды.

При косвенной регистровой адресации в команде задается один из I

регистров. После выполнения перехода пост-модификации этого регистра

не производится.

[IF cond] СALL (I4) ;

(I5)

(I6)

(I7)

<addr>

Если команда CALL является последней командой цикла DO UNTIL,

то необходимо корректировать состояния стеков цикла.

Флаги состояния: не изменяются.

В) КОМАНДЫ JUMP И CALL С ФЛАГОМ FLAG_IN

Синтаксис:

Пример: IF FLAG_IN JUMP service_proc_three;

Описание: Процессор проверяет состояние своего входа FI и, если

оно соответствует заявленному в команде условию, то выполняются

обычные JUMP или CALL (см. пп. 1.17.8.А, 1.17.8.Б) с прямым методом

адресации переходов.

Флаги состояния: не изменяются.

Г) МОДИФИКАЦИЯ ВЫХОДНЫХ ФЛАГОВ ПРОЦЕССОРА

Синтаксис:

Допустимые условия cond см. п. 1.17.8.А.

Пример: IF MV SET FLAF_OUT, RESET FL1;

Описание: Если команда выполняется (условие отсутствует или вер-

нуло TRUE), то процессор производит модификацию сигналов на своих

выходах FO, FL0-FL2 (см. п. 1.1). Упомянутый в команде сигнал, может

быть установлен (SET), сброшен (RESET) или инвертирован (TOGGLE).

В одной команде можно модифицировать множество флагов,

которые записываются через запятые (см. пример).

Флаги состояния: не изменяются.

Д) ВОЗВРАТ ИЗ ПОДПРОГРАММ

Синтаксис: [IF cond] RTS;

Допустимые условия cond см. п. 1.17.8.А.

Пример: IF LE RTS;

IF FLAG_IN JUMP <addr>;

NOT FLAG_IN CALL

[IF cond] SET FLAG_OUT [, …];

RESET FL0

TOGGLE FL1

FL2