Комаров А.В. Цифровые сигнальные процессоры

Подождите немного. Документ загружается.

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

BIAD

где: BIAD – (BDMA Internal ADdress) начальный адрес внутренней

памяти BDMA.

П1.13. IDMA control (регистр управления IDMA)

Адрес регистра: 0x3FE0.

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

M IDMAA

где: М – IDMAD (IDMA Destination) тип памяти назначения, если

IDMAD = 0, то ПП, в противном случае – ПД;

IDMAA – (IDMA Address) начальный адрес внутренней памяти

процессора.

П1.14. ICNTL register (регистр управления прерываниями)

Адрес регистра: регистр не находится в ПД, для обращения к нему в

программах на языке ассемблера необходимо ссылаться на его имя.

4 3 2 1 0

0 0 0 0 0

IN IRQ2# Sens IRQ1# Sens IRQ0# Sens

где: IN – (Interrupt Nesting) разрешение/запрет вложенных прерываний,

если бит установлен, то вложенные прерывания разрешены, в

противном случае – запрещены;

IRQ2# Sens, IRQ1# Sens, IRQ0# Sens – (Interrupt ReQuest Sensitivity)

установка чувствительности запросов на прерывания, если

какой-либо из этих битов установлен, то определена

чувствительность к фронту соответствующего запроса на

прерывание, в противном случае определена чувствительность

к уровню.

П1.15. IMASK register (регистр маскирования прерываний)

Адрес регистра: регистр не находится в ПД, для обращения к нему в

программах на языке ассемблера необходимо ссылаться на его имя.

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Биты разрешения прерываний (если = 1)

Биты разрешения прерываний действуют на следующие запросы

прерывания:

 бит 0 – на прерывания от таймера;

 бит 1 – на прерывания от SPORT1 (прием) или IRQ0#;

 бит 2 – на прерывания от SPORT1 (передача) или IRQ1#;

 бит 3 – на прерывания от BDMA;

 бит 4 – на прерывания от IRQE#;

 бит 5– на прерывания от SPORT0 (прием);

 бит 6 – на прерывания от SPORT0 (передача);

 бит 7 – на прерывания от IRQL0#;

 бит 8 – на прерывания от IRQL1#;

 бит 9 – на прерывания от IRQ2#.

П1.16. IFC register (регистр форсирования прерываний)

Адрес регистра: регистр не находится в ПД, для обращения к нему в

программах на языке ассемблера необходимо ссылаться на его имя.

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Биты форсирования прерываний Биты очистки прерываний

Биты регистра активны, если = 1, и выполняют следующие функции:

 бит 15, бит 7 – форсирование/очистка IRQ2#;

 бит 14, бит 6 – форсирование/очистка SPORT0 (передача);

 бит 13, бит 5 – форсирование/очистка SPORT0 (прием);

 бит 12, бит 4 – форсирование/очистка IRQE#;

 бит 11, бит 3 – форсирование/очистка BDMA;

 бит 10, бит 2 – форсирование/очистка SPORT1 (передача) или IRQ1#;

 бит 09, бит 1 – форсирование/очистка SPORT1 (прием) или IRQ0#;

 бит 08, бит 0 – форсирование/очистка прерывания таймера.

ЛИТЕРАТУРА

1. ADSP-2100 Family, User’s Manuel, Analog Devices, Inc., Third Edition,

September, 1995

2. ADSP-2100 Family, EZ-KIT Lite Reference Manuel, Analog Devices, Inc.,

First Edition, May, 1995

3. DSP Microcomputer ADSP-2181. – Analog Devices, Inc., 1928.pdf, 1998

4. VisualDSP IDE, v. 3.0.1.1, Analog Devices, Inc., 2000

5. Serial-Port 16-Bit Sound Port Stereo Codec AD1847. – Analog Devices,

Inc., 1061.pdf, August, 1996

6. Комаров А.В. Введение в микропроцессоры. Конспект лекций по курсу

Микропроцессорные устройства (для студентов специальности 22.01)

– Обнинск, ИАТЭ, 1998, - 75 с.

ВЕРСИЯ 23.05.03