
Глава 1
72
Для двоичного принципа кодирования (см. рис. 1.19, 1.20) при переходе с
режима суммирования (A+B) на режим вычитания (B–A) необходимо выпол-
нить следующие операции: код числа B перевести из прямого кода в обратный
(поворот вокруг оси 2), что для двоичного принципа кодирования соответству-
ет инвертированию сигналов этого операнда, а также инвертировать выходные
сигналы q'
1
, q'
2
, q'
3
(q"
1
, q"
2
, q"), которые станут совпадать с необходимыми в
этом случае выходными сигналами r '
1
, r '
2
, r '
3
(r "
1
, r "
2
, r "). При этом инверти-
ровать выходной сигнал переноса P(q) не нужно: при переводе кода числа B из
прямого кода в обратный он сразу будет совпадать с сигналом заема Z(r).
Для выполнения операции (A–B) необходимо код числа A перевести из
прямого кода в обратный (поворот вокруг оси 1), а выходные сигналы следует
инвертировать. При этом очевидно, что для любых оснований систем счисле-
ния n = 2, 4, 8, … эти операции остаются неизменными.
При многофазном принципе кодирования основания системы счисления
перевод числа разряда из прямого кода (ПК) в обратный код (ОК) осуществля-
ется на примере операнда A по следующему правилу: a
m
↔
a
m
, a
m–1
↔
a
1
,
a
m–2
↔
a
2
, …, где m = n/2 – число фаз в коде операнда. Из этого представления
видно, что при четном числе фаз в коде всегда есть такой сигнал, который при
переводе кода из прямого в обратный остается неизменным.
Для нашего примера это сигнал a
2
, а остальные сигналы изменяются по
следующему правилу: a
4
↔
a
4
, a
3
↔
a
1
. Переход от операции суммирования к
операции вычитания при многофазном принципе кодирования имеет многочис-
ленные варианты реализации, и один из этих вариантов полностью совпадает с
двоичным принципом кодирования. Например, для операции (B–A), когда осу-
ществляется соответствующее преобразование выходного кода и кода B (см.
рис. 1.22, 1.23), происходят следующие коммутации: выход сигнала q
1
' станет
сигналом r
3
', выход сигнала q
3
' – сигналом r
1
', а выход сигнала q
4
' – сигналом r
4
'.
Из представленного также полностью очевидна программа реализации опера-
ции вычитания (A–B), когда происходят аналогичные коммутации: выход сиг-
нала q
1
' – сигналом s
3
', выход сигнала q
3
' – сигналом s
1
', а выход сигнала q
4
' –
сигналом s
4
'.
Причем формирование сигналов переноса и заема при любом принципе
кодирования оснований систем счисления и переключении режимов работы от
суммирования к вычитанию реализуется одинаковым образом и не требует до-
полнительных преобразований на выходной шине этого сигнала устройства.
В матричной записи ДНФ для операции суммирования с одновременной
индексной записью матриц, когда вместо a
1
будем записывать только индекс 1,
а вместо a
1
– индекс 1 и т.д., логическая функция двухвходового сумматора бу-
дет представлена выражением (1.11.5).
Это выражение реализует только однократное покрытие ячеек пространст-
ва, занятого геометрическим образом ЛФ для операции суммирования, что не
исключает проблемы «иголок», т.е. возможности появления коротких ложных
сигналов на границах участков покрытия, в этой записи для операнда B
i
: