• Два микропроцессора с тактовой синхронизацией
• Каждый микропроцессор имеет собственное ОЗУ. При этом
один процессор работает с обычными данными и программами, а
другой - с инвертированными.
• Тестируемый аппаратный компаратор для сравнения резуль-
татов на шинах данных обоих микропроцессоров. При возникновении
разницы срабатывает механизм обнаружения неисправности, и сигнал
контроля времени переводится в безопасное состояние. Состояние
процессора выводится на табло.
• ППЗУ типа Flash EPROM для хранения ОС и прикладных
программ с мин. 100 тыс. циклов записи.
• ОЗУ типа SRAM.
• Мультиплексор для подключения шины ввода-вывода, DPR
или резервного центрального модуля.
• Резервное питание ОЗУ SRAM от буферных батарей в цен-
тральном модуле и на основной плате. Обе батареи контролируются
на наличие и величину напряжения.
• Два интерфейса RS 485 с гальванической развязкой и скоро-
стью передачи до 57600 бит/сек. Переключение на 9600 бит/сек и
57600 бит/сек переключателем или программно (программно
доступны и другие скорости). Значения скорости, установленные
программно, имеют приоритет.
• Индикатор состояния и диагностики и два светодиода для
отображения информации о системе, блоке модулей ввода-вывода, и
прикладной программе.
• Двустороннее ОЗУ (DPR) для быстрого, взаимного доступа к
памяти со второго центрального модуля.
• Системные часы с резервированием питания через буферную
батарею.
• Логика шины ввода-вывода для соединения с модулями ввода-
вывода.
• Тестируемый контроль блоков питания с напряжением 5 В.
• Контроль состояния буферных батарей.
Сопроцессорный модуль F 8621А (рис. 7.1.32). Справа от
каждого из центральных модулей комплекса H51q-HRS можно