Слепов Н.Н. Современные технологии Цифровых оптоволоконных сетей связи (ATM, PDH, SDH, SONET и WDM)

Подождите немного. Документ загружается.

Глава 1

Основы технологии передачи цифровых сигналов

- во-первых, в качестве базовых были стандартизованы три (не считая основного) первых уровня

AC (DS1-DS2-DS3), четыре первых уровня ЯС (DS1-DS2-DSJ3-DSJ4) и четыре первых уровня Е

(E1-E2-E3-E4), а также указаны схемы кросс-мультиплексирования иерархий (взаимного пере-

хода из одной иерархии в другие), например, из ЕС иерархии в АС иерархию (с первого на вто-

рой уровень) и обратно (с третьего на четвертый уровень), а также из ЯС иерархии (с третьего

уровня) в ЕС иерархию (на четвертый уровень), как показано на рис. 1-12, где коэффициенты

мультиплексирование проставлены на линиях связи блоков, представляющих скорости переда-

чи;

- во-вторых, последние уровни первой, второй и третьей систем иерархии (274, 397 и 565 Мбит/с

соответственно) не были рекомендованы в качестве стандартных;

- в-третьих, была сохранена ветвь 32064 - 97728 кбит/с (приближенно 32 - 98 Мбит/с) в ЯС ие-

рархии, т.е. уровни DSJ3 и DSJ4, соответствующие уровням DS3 и DS4 в АС иерархии и Е3 и Е4

в ЕС иерархии. Уровень DSJ3 фактически соответствует уровню Е3, что облегчает кросс-

мультиплексирование с третьего уровня (DSJ3) на четвертый (Е4).

Работы по стандартизации иерархий, как в Европе, так и в Америке, имели два важных

последствия:

- разработка систем плезиохронной цифровой иерархии (PDH или ПЦИ);

- разработка системы синхронной цифровой иерархии (SONET/SDH или СЦИ).

1.5.2. Общие особенности систем PDH

Наличие стандартных скоростей передачи и фиксированных коэффициентов мультиплек-

сирования дало возможность на практике не только по-отдельности использовать три схемы

мультиплексирования - АС, ЯС и ЕС (последнюю часто называют CEPT или ETSI/CEPT), но и

обеспечить их взаимодействие.

При формировании первичного уровня иерархии использовалась схема мультиплексиро-

вания с байт-интерливингом (чередованием байтов/октетов). В результате этого сформирован-

ный фрейм должен был бы иметь длину кратную байту. Однако добавление синхронизирующих и

сигнализирующих бит нарушало эту кратность не только на уровне фрейма, но даже на уровне

мультифрейма (например, в системе D2, где длина фрейма T1 равна 193 битам, а 12-фреймового

мультифрейма T1 = 2316 битам, см. табл. 1-1; только длина 24-фреймового мультифрейма T1 ока-

залась кратна 8 – 4632 бита).

Глава 1

Основы технологии передачи цифровых сигналов

Кроме того, при использовании каскадного мультиплексирования даже при достаточно

жесткой, но локальной, синхронизации входных последовательностей, подаваемых на мультип-

лексор от разных абонентов/пользователей при приеме/передаче, приходится (для целей общей

синхронизации цифровых потоков) выравнивать (синхронизировать) цифровые последовательно-

сти перед мультиплексированием, добавляя выравнивающие биты (т.е. осуществляя так называе-

мую процедуру стаффинга) к входным цифровым последовательностям. Все это приводит к то-

му, что, начиная с формирования вторичных цифровых каналов (и далее), приходится использо-

вать схему мультиплексирования с бит-интерливингом (чередованием бит, а не байтов), что, с

учетом процедуры стаффинга, делает невозможным идентификацию байтов каждого канала в об-

щем потоке уже после второго уровня мультиплексирования.

С учетом добавленных для разных целей бит мультиплексор, например, второго уровня,

формирует выходную цифровую последовательность, имеющую фактическую скорость 6312

кбит/с для АС и ЯС иерархий, а не теоретически рассчитанную - 4x1544=6176 кбит/с (при этом

поток управления в расчете на один информационный канал составляет уже 1,417 кбит/с, а не

1,333 кбит/с, как это было на первом уровне мультиплексирования).

Для ЕС иерархии ситуация обратная: фактическая скорость на втором уровне равна 8448

кбит/с, а не 4x2048=8192 кбит/с, т.е. общий поток управления составляет 256 кбит/с или в пере-

счете на канал - 2,133 кбит/с, а не 4,266 кбит/с, как было на первом уровне. Аналогично для

третьего уровня мультиплексирования имеем фактическую скорость 34,368 Мбит/с, а не

4x8448=33,792 Мбит/с (общий поток управления выросло 576 кбит/с, но в пересчете на канал со-

ставляет только 1,2 кбит/с), а для четвертого уровня 139,264 Мбит/с вместо 4x34368=137,472

Мбит/с (общий поток управления вырос до 1792 кбит/с, но в пересчете на канал составляет только

0,933 кбит/с).

Приведенные примеры показывают, что относительная величина управляющего заголовка

для PDH (так называемый overhead) относительно мала и уменьшается с 6,67% до 1,46%.

Итак, на верхних уровнях иерархии используется внутренняя побитовая синхронизация,

при которой мультиплексор сам выравнивает скорости входных потоков, например, путем добав-

ления нужного числа выравнивающих бит в каналы с относительно меньшими скоростями пере-

дачи.

Это наиболее простой вариант, характерный для международных процедур стаффинга,

называется положительным выравниванием, хотя могут использоваться и другие варианты, ко-

гда выравнивание скоростей осуществляется путем изъятия бит из каналов с большими скоростя-

ми (этот вариант называется отрицательным выравниванием), или сочетаются оба процесса до-

бавления/изъятия, что используется в российских вариантах процедур стаффинга. Благодаря это-

му на выходе мультиплексора формируется синхронизированная цифровая последовательность.

Информация о вставленных/изъятых битах передается по каналам управления, формируе-

мым отдельными битами в структуре фрейма в рамках общего потока управления (см. ниже). На

каждом последующем уровне мультиплексирования эта схема повторяется, добавляя новые вы-

равнивающие биты. Эти биты затем удаляются/добавляются при демультиплексировании на

приемной стороне для восстановления исходной цифровой последовательное. Такой процесс пе-

редачи получил название плезиохронного (т.е. почти синхронного), а цифровые иерархии АС, ЕС

и ЯС получили соответственно название плезиохронных цифровых иерархий ПЦИ (PDH).

Кроме синхронизации, на уровне мультиплексора второго порядка также происходит фор-

мирование фреймов и мультифреймов, которые позволяют структурировать последовательность в

целом. Например, для канала Т2 (6312 кбит/с) длина фрейма равна 789 бит при естественном со-

хранении частоты повторения фрейма 8000 Гц. Мультифрейм соответствует 12 или 24 фреймами.

Для канала Е2 (8448 кбит/с) длина фрейма равна или 848 бит (согласно G.742, [10]), или 1056 бит

(согласно G.704, [15]), см, ниже, при этом мультифреймы не используются.

Формирование фреймов и мультифреймов и их выравнивание особенно важно для лока-

лизации на приемной стороне каждого фрейма, что позволяет в свою очередь получить информа-

цию о сигнализации, аварийных ситуациях и кодовых комбинациях избыточных кодов CRC, по-

зволяющих обнаруживать ошибки в принятых фреймах.

Глава 1

Основы технологии передачи цифровых сигналов

В АС используется стандартно два уровня мультиплексирования - 1,56 и 645 плюс

один возможный дополнительный 45140 для сопряжения с ЕС. В ЯС используют три уровня

мультиплексирования - 1,56, 632 и 3298 плюс один возможный дополнительный 32140

для сопряжения с ЕС. В ЕС стандартно используется три уровня мультиплексирования – 28,

834 и 34140 плюс дополнительный 140565. Эта схема показана на рис. 1-13.

1.5.3. Структура фрейма и мультифрейма первичного уровня иерархии PDH

Ниже более подробно будет рассмотрена структура фреймов только для ЕС иерархии. Рассмот-

рим первичный уровень Е1 - 2048 кбит/с. Структура фрейма Е1 определена в стандарте ITU-T Reс

G.704[15].

Три основных параметра, определяющих структуру фрейма, нам уже известны:

- длина фрейма - 256 бит (32 байта);

- частота повторения фрейма - 8000 Гц (период повторения 125 мкс);

- число тайм-слотов - 32 (длина тайм-слота -1 байт, или 8 бит).

32 тайм-слота нумеруются от T0 до Т31. Собственно структура фрейма определяется

функциональным назначением тайм-слотов, а также внутренней битовой структурой тайм-слотов

Т0 иТ16, которые могут содержать управляющую информацию.

В структуре фрейма, как отмечалось выше, различают два формата: основной и дополни-

тельный. В обоих форматах тайм-слот Т0 используется для целей синхронизации (выравнивания)

и обнаружения ошибок путем контроля четности на основе процедуры CRC-4. Тайм-слот Т16 в

основном формате используется для сигнализации типа (см. ниже). Остальные 30 тайм-слотов:

Т1-Т15 и Т17-Т31 являются информационными. В дополнительном формате может использовать-

ся внешняя сигнализация, поэтому остается 31 тайм-слот (с Т1 по Т31), которые используются

как информационные.

Для передачи сигнализации 30 или 31 каналов во фрейме Е1 стандартом предусмотрены

два типа сигнализации:

- CAS - поканально-связанная сигнализация, при которой для целей сигнализации слу-

жит 16 тайм-слот каждого фрейма; при этом для передачи информации используется 30 тайм-

слотов;

- CCS - сигнализация в общем канале, при которой для целей сигнализации может ис-

пользоваться или внешний канал (например, так называемый канал D-channel емкостью от 2.4 до

64 кбит/с, организуемый и передаваемый отдельно), или любой (кроме Т0) незанятый канал

(тайм-слот).

Глава 1

Основы технологии передачи цифровых сигналов

Ясно, что 16 бит тайм-слотов Т0 и T16 недостаточно для решения всех задач синхрониза-

ции, управления и сигнализации для 30 каналов. Поэтому для решения этих задач объединяют 16

фреймов, организуя новую структуру мультифрейм. В результате для синхронизации, сигнализа-

ции и контроля ошибок потока Е1 используется распределенное попе 16x8=128 бит тайм-слотов

Т0 (для обоих форматов), а для сигнализации CAS поле 16x8=128 бит тайм-слотов T16 (для ос-

новного формата). Принимая во внимание, что фреймы в мультифрейме нумеруются от F0 до F15,

а биты в Т0 от 1 до 8 (слева направо), можно представить структуру распределенного поля управ-

ления в виде табл. 1-3 размера 16x8:

Рассмотрим структуру табл. 1-3, в ней использованы следующие обозначения:

CRC SMF I,II - 1 и 2 субмультифреймы - SMF, структуры по 8 фреймов каждая, содер-

жащие полные наборы (4 бита) CRC-4 (С1, С2, С3, С4); CRC-4 - процедура избыточного кодиро-

вания (см. ниже), использующая порождающий полином 4 порядка для формирования контроль-

ной суммы блока, равного длине SMF; позволяет обнаруживать ошибки, используя всего 4 допол-

нительных бита на всю длину SMF;

FAS - четные фреймы, содержащие, кроме бита #1 CRC-4, стандартную “горизонтальную”

битовую последовательность (биты #2 - #8); 0011011, называемую сигналом синхронизации (вы-

равнивания) фрейма - FAS, или синхрословом, используемым для синхронизации Б1-

последовательности.

NFAS - нечетные фреймы, называемые фреймами, не содержащими сигнала синхрониза-

ции (выравнивания) - NFAS. В этих фреймах второй бит всегда 1 и используется в схеме синхро-

низации фрейма.

RAI - бит индикации аварийного состояния на удаленном конце систем PDH.

E-бит - бит сигнализации об ошибке принятой последовательности субмультифрейма

SMF.

Sa4-Sa8 -резервные биты, из которых биты Sa4-Sa8 могут быть использованы для целей

мониторинга PDH систем с топологией “точка-точка” [136]; бит Sa4 может быть использован для

сигнализации в системах передачи сообщений, в этом случае при каждом изменении его состоя-

ния должен быть пересчитан CRC-4; биты Sa5-Sa7 могут быть использованы для управления в

рамках национальных систем PDH, если они не использованы для целей мониторинга топологий

“точка-точка” выше; наконец, один из этих бит можно использовать для передачи статуса син-

Глава 1

Основы технологии передачи цифровых сигналов

хронизации в системах PDH-SDH (см. ниже). Биты Sa4-Sa8 устанавливаются в состояние “1” на

участках пересечения национальных границ.

Указанные выше 256 битовых позиций дают возможность осуществить ряд функциональ-

ных задач управления системами PDH, основные из них следующие.

Формирование синхронизации PDH последовательности.

В мультифрейме, представленном в виде матрицы 16x256 бит, первые 8 бит каждых двух

строк формируют восьмикратно повторяющийся шаблон вида:

x0011011

x1xxxxxx, который на мультифрейме выглядит 8-зубчатой гребенкой, зубья которой -

битовые синхрослова (0011011) фреймов FAS, связанные “вертикальной” последовательностью

(0101010101010101). Отслеживая этот шаблон, можно судить о том, является ли данный муль-

тифрейм выровненным, т.е. синхронизированным, предотвращая ложную синхронизацию, кото-

рая могла бы быть вызвана фрагментом сигнала, случайно совпадающим с синхрословом, если

факт синхронизации устанавливался бы на уровне фрейма по одному синхрослову. Формально

факт отсутствия синхронизации, в соответствии с [9], регистрируется после приема 3 таких шаб-

лонов с ошибками подряд, однако это требует длины в 48 фреймов, поэтому могут быть исполь-

зованы три другие способа [9]:

1 - регистрация ошибочного сигнала синхронизации мультифрейма по CRC (требует

длины 12 фреймов, см. ниже),

2 - превышение порогового числа ошибок по CRC-4, 3 - регистрация трех последователь-

ных ошибок при приеме “1” в бите 2 нечетных фреймов шаблона из двух фреймов (форма которо-

го приведена выше). Этот метод дает самую раннюю диагностику, так как реализуется на длине 6

фреймов.

Формирование поканально-связанной сигнализации типа CAS.

CAS использует 16-е тайм-слоты мультифрейма Е1, где под сигнализацию каждого канала

выделено 4 бита: a, b, c, d (см. таблицу ниже), причем так, что Т16 фрейма F0 содержит собствен-

но сигнал выравнивания мультифрейма MFAS (0000) и последовательность sAss, где s - ре-

зервные биты, а А - бит индикации аварийного состояния на удаленном конце, а Т16-тайм-

слоты 1-15 фреймов содержат abcd-пары для двух каналов 1 и 16, 2 и 17,..., 14 и 29, 15 и 30 кана-

лов, где нумерация 1-15 каналов соответствует нумерации тайм-слотов Т1-Т15, а 16-30 - нумера-

ции тайм-слотов T17-T31. При этом нужно отметить следующее:

1 - каждый бит a,b,c,d эквивалентен каналу сигнализации 500 бит/с (все вместе - каналу

емкостью 2 кбит/с),

2 - если для сигнализации используется только бит а, то биты bсd должны формировать

комбинацию “101”, 3. Запрещено использовать комбинацию abcd-бит “0000”.

Формирование сигнализации типа CCS.

CCS использует 16-е тайм-слоты фрейма для организации канала сигнализации емкостью

от 8

до 64 кбит/с.

Формирование аварийной сигнализации AIS.

AIS осуществляется путем установки “1” в битах RAI (биты 3 в NFAS), при этом регист-

рируются следующие типы AIS: слишком высокий уровень битовых ошибок (BER), слишком мно-

го кодовых ошибок (CRC); потеря фреймовой синхронизации (LOF). Кроме этого фиксируются

следующие ошибки: потеря сигнала выравнивания мультифрейма (LOM) - бит 6 фрейма F0, Т16,

устанавливается на “1”; потеря входного сигнала 2048 кбит/с - поток “1” встраивается во входной

поток; потеря Т16 - входного сигнала 64 кбит/с - Т16 заполняется “1”.

Глава 1

Основы технологии передачи цифровых сигналов

В рамках ISDN фиксируются такие виды потерь как: потеря сигнала (LOS), потеря син-

хронизации/выравнивания фрейма (LFA), потеря сетевого питания (LOP). Эта сигнализация

осуществляется путём формирования 4-битного кодового слова, составленного из бит Sa6: Sa6

Sa6

, Sa6

. Кроме того бит Sa5 используется для указания направления передачи и индикации

установки шлейфа для кольцевой проверки линии связи. Все сигналы аварийной сигнализации

передаются в направлении противоположном направлению основного потока, т.е. от принимаю-

щей стороны к передающей стороне.

Формирование сигнализации о статуте синхронизации.

Сигнализация осуществляется путём 4-битоного (1 ниббл) кодового слова, составленного

из бит San: San

, San

, где n=4,5,6,7,8 выбирается производителем с учетом уже исполь-

зуемых AIS. Слово умещается в рамки одного SMF, причем San

, соответствует MSB (самому

старшему значащему разряду). Это слово полностью соответствует аналогичному слову - сооб-

щению о статусе синхронизации (SSM) систем SDH, содержащемуся в битах 5-8 байта S1. Его

содержимое характеризует следующие уровни качества синхронизации (QL), представленные в

таблице ниже (представлены только те комбинации, которые используются в стандарте, осталь-

ные считаются резервными).

Источник G.811 относится к классу PRC (см. гл. 6), SSU-A, SSU-B - блок узловой синхро-

низации типа A (то же, что и G.812-Transit) или B (то же, что и G.812-Local). SETS –

хронирующий источник синхронного оборудования (тоже, что и G.813).

Мониторинг уровня ошибок.

Мониторинг системы осуществляется в результате выполнения CRC-4 процедур, которые

сводятся к подсчету контрольных сумм при передаче и приеме и их сравнении. Процедура CRC-4

формирует 4-битную контрольную сумму для каждого субмультифрейма SMP (его длина равна

2048 бит: 32 тайм-слота по 8 бит в 8 фреймах), размещая ее в битах C

, C

(см. табл.1-3)

следующего SMF, т.е. CRC SMF

размещается в C

SMF

n+1

. Если при сравнении на приеме кон-

трольные суммы не совпадают, то соответствующие E-биты устанавливаются на 1 (исходно они

установлены на 0), сигнализируя об ошибке. Более подробно процедура CRC-4 (порождающий

полином, процедуры кодирования и декодирования описаны в [9,15]).

Столбец с битами CRC-4 используется также для формирования сигнала выравнива-

ния/синхронизации мультифрейма по СКС вида “001011”, который формируется первыми би-

тами первых 6 нечетных фреймов мультифрейма. Этот сигнал также используется в схеме про-

верки факта потери синхронизации фрейма по мультифрейму.

1.5.4. Структура фреймов верхних уровней ЕС иерархии PDH

Рассмотрим структуру фреймов второго и более высоких уровней ЕС иерархии PDH. В общем

случае она зависит от используемой схемы реализации стаффинга, или выравнивания: положи-

тельное, отрицательное или положительно-отрицательное. Ниже мы ограничимся только

схемами с положительным выравниванием, как рекомендованным для использования на между-

народных сетях (при необходимости ознакомился со схемами положительно-отрицательного вы-

равнивания см. G.745, G.753, G.754 [344-346]).

На сегодня существуют два стандарта, регламентирующие структуру и параметры фрейма

второго уровня Е2: общий (основанный на схеме бит-интерливинга) - G.742 [10] и специализиро-

Глава 1

Основы технологии передачи цифровых сигналов

ванный (основанный на схеме байт-интерливинга) - G.704 [15] и один стандарт (основанный на

схеме бит-интерливинга) G.751 [261], регламентирующий параметры для третьего Е3 и четверто-

го Е4 уровней иерархии.

1.5.4.1. Структура фреймов второго уровня ЕС иерархии PDH

Фрейм на основе стандарта G.742 бит-интерливингом.

Мультиплексированная структура фрейма Е2 (8448 кбит/с) использует в качестве трибов (муль-

типлексируемых компонентных сигналов) четыре потока E1 в соответствии со схемой на рис. 1-

13. Однако при мультиплексировании применяется схема бит-интерливинга, поэтому роль тайм-

слота играет не байт (как было при формировании Е1), а бит. Длина одного фрейма принята рав-

ной 848 бит (а не 4x256=1024 бит, как можно было бы предположить, используя схему формиро-

вания Е1)[10].

Структура фрейма Е2 (представлена в виде матрицы 4x212 бит в табл. 1-5) формируется

из 4 строк-наборов, каждый из которых, имея одинаковую общую длину 212 бит, состоит из раз-

ных по длине информационного и управляющего полей. В отличие от Е1, в Е2 не предусмотрены

структуры мультифреймов и субмультифреймов. Рассмотрим структуры составляющих наборов.

Управляющее поле первого набора состоит из сигнала синхронизации фрейма

(1111010000 - первые 10 бит), бита сигнализации аварийного состояния на удаленном конце

(RAI - 11-й бит) и резервного бита, используемого для национальных нужд (S-bit - 12-й бит).

Управляющие поля 2-4 наборов состоят из одинаковых последовательностей, состоящих

из четырех бит управления выравниванием: JC1, JC2, JC3, JC4, формируемых для четырех

мультиплексируемых трибов. Эти биты образуют матрицу-клетку 3x4 (строки-наборы (2, 3, 4) х

столбцы-биты (1, 2, 3, 4) в табл. 1-5) и управляют процессом выравнивания - вставки дополни-

тельных бит, или стаффинга, т.е. сдвигом одного трибного потока бит на один бит вперед (нами

рассматривается схема положительного выравнивания) по отношению к другим трибным пото-

кам.

Возможность сдвига на один бит в рамках одного фрейма длиной 848 бит позволяет при

общей скорости потока 8448 кбит/с проводить синхронизацию (выравнивание) скоростей отдель-

ных трибов в пределах до (1/848)х8448=9,962 кбит/с (примерно 10 кбит/с - параметр, указанный в

[10]).

Сама процедура выравнивания осуществляется так: если все элементы столбца JCi матри-

цы-клетки нулевые (или 2 элемента из 3 нулевые - используется мажоритарная логика), то соот-

ветствующий элемент JBi (в управляющем поле набора 4) считается информационным элементом

триба Тi если нет (т.е. если 3 или 2 из этих элементов единичные), то элемент JBi считается би-

том выравнивания/стаффинга, сдвигающим на один бит вперед всю последовательность i-го

триба.

Информационное поле наборов представлено (кроме фантомных бит JBi набора 4) повто-

ряющимися в результате мультиплексирования 4-битными блоками Т1-Т2-Т3-Т4, состоящими из

бит (тайм-слотов) Т1, Т2, Т3, Т4.

Описанная структура фрейма используется в подавляющем большинстве систем PDH раз-

личных производителей, хотя некоторые старые отечественные системы использовали схему

фрейма, основанную на стандарте G.745 [344].

Фрейм на основе стандарта G.704 с байт-интерливингом.

В этом случае структура фрейма E2 также сформирована с учетом трибов четырех пото-

ков Е1 в соответствии со схемой на рис. 1-13. Однако она использует схему байт-интерливинга,

роль тайм-слота играет байт (как и при формировании E1). Длина одного фрейма пришла равной

1056 бит (а не 4x256-1024 бит, как можно было бы предположить, используя схему формирования

Е1) [15].

Данная структура фрейма предназначена для передачи каналов 64 кбит/с в формате, на-

поминающем формат Е1, т.е. с использованием байтных тайм-слотов, что позволяет сформиро-

вать 132 канала (тайм-слота) нумеруемые с 0-131, а также использовать структуру 16 фреймового

мультифрейма для размещения abcd-блоков сигнализации CAS. В результате структура фрейма

называется разной в зависимости оттого, используется сигнализация CAS или CCS.

Глава 1

Основы технологии передачи цифровых сигналов

В случае использования CAS поле фрейма занято следующим образом.

- 120 каналов 64 кбит/с размещены группами в тайм-слотах T5-T32, T34-T65, T71-T91 и

Т100-Т131.

- Сигналом синхронизации фрейма служит двухблочная 14-битная последовательность

11100110 100000, первый 8-битный блок которой располагается в битовых позициях 1-8 (Т0), а

второй (6 бит) – в позициях с 529-534 (Т66).

- Бит 535 (Т66) используется для размещения сигнала индикации аварийного состояния

AIS.

- Бит 536 (Т66) зарезервирован для использования для национальных нужд (он должен

бать ранен 1 при пересечении национальных границ).

- Тайм-слоты Т67-Т70 предназначены для размещения abcd-блоков сигнализации CAS в

структуре мультифрейма (см. ниже).

- Биты 9-40 (Т1-Т4) и Т33 оставлены для национальных нужд и также должны быть еди-

ничными (1) при использовании сигнализации СAS.

Ниже в табл. 1-4 приведено распределение abcd-6локов сигнализации для 120 каналов

внутри поля, занимаемого тайм-слотами Т67-Т70 16-фреймового мультифрейма.

В случае использования сигнализации CCS поле фрейма занято несколько иначе.

- 127 каналов 64 кбит/с (нумеруются с 1 по 127) размещены группами в тайм-слотах Т2-

Т32, Т34-Т65, Т67-Т98 и Т100-T131.

- Канал в тайм-слоте Т1 может быть использован для формирования 128-го канала 64

кбит/с (который нумеруется как канал 0), либо оставлен для служебных целей.

- Сигнал синхронизации фрейма сформирован точно так же, как в предыдущем случае.

- Бит 535 (Т66) используется для размещения сигнала индикации аварийного состояния

AIS.

- Бит 536 (Т66) зарезервирован для использования для национальных нужд.

- Тайм-слоты Т67-Т70 могут быть использованы под сигнализацию ССS если они на заня-

ты под голосовые каналы или каналы данных.

- Тайм-слот Т33 также оставлен для национальных нужд.

Замечания:

1 - Данное распределение предоставляет 4 канала сигнализации по 500 бит/с, обозначен-

ные как а, b, c, d для каждого канала ТЧ.

2 - Если биты b,c,d не используются, они должны быть установлены так: b = 1, c = 0, d = 1.

Рекомендуется также не использовать комбинацию “0000” для сигнализации в следующих груп-

пах каналов: 1-15, 31-45, 61-75 и 91-125.

3 - Бит x является резервным и должен быть установлен на 1, если он не используется. Бит

у используется для индикации аварийного состояния (устанавливается на 1) на удаленном конце.

1.5.4.2. Структура фреймов третьего и четвертого уровней ЕС иерархии PDH

Структура фрейма Е3 регламентирована стандартом ITU-Т G.751 [261] и при условии положи-

тельного выравнивания и бит-интерливинга абсолютно аналогична структуре фрейма Е2, осно-

ванной на стандарте G.742. Она отличается только длиной строк-наборов, равных 384 бита (вме-

сто 212), см. табл. 1-5.

Глава 1

Основы технологии передачи цифровых сигналов

Общая длина фрейма при этом составляет 4x384=1536 бит, а в качестве трибов использу-

ются потоки 8448 кбит/с. При этом допускается выравнивание скоростей одного триба в пределах

до (1/153б)х34368=22,375 кбит/с. Структура фрейм E3 с байт-интерливингом стандартом G.751

[261] не предусмотрена.

Структура фрейма Е4 регламентирована тем же стандартом G.751, но отличается от фрей-

мов Е2 и Е3 (см. табл. 1-6). Основные отличия: 6 (а не 4) строк-наборов по 488 бит, длина фрейма

- 2928 бит (6x488=2928), сигнал синхронизации фрейма (111101000000) имеет длину 12 бит, мат-

рица-клетка, управляющая положительным выравниванием, имеет размер 5x4 (строки-наборы (2,

3, 4, 5, 6) х столбцы-биты (1, 2, 3, 4) в табл. 1-6). Управление выравниванием трибных потоков

осуществляется по той же схеме с мажоритарной логикой (изменяется только длина вектора-

столбца - 5, а не три элемента). В качестве трибов используются потоки 34,368 Мбит/с. При этом

допускается выравнивание скоростей одного триба в пределах до (1/2928)х139264=47,563 кбит/с.

Как и для Е3 структура фрейма Е4 с байт-интерливингом не предусмотрена.

Для сравнения, параметры фреймов ЕС иерархии PDH E1-E4, использующих положи-

тельное выравнивание и бит-интерливинг, сведены и табл. 1-7. Следует отметить, что для фрей-

мов Е2 и выше предусмотрен только один сигнал индикации аварийного состояния на удален-

ном конце (RAI), являющийся сигналом потери синхронизации, который генерируется после того,

как были приняты 4 последовательных сообщения о потери синхронизации. Наоборот, синхрони-

зация считается восстановленной, если были приняты три последовательных сообщения о се на-

личии.

Глава 1

Основы технологии передачи цифровых сигналов

Примечание:

К - коэффициент мультиплексирования;

- емкость какала управления в расчете на 1 ОЦК;

- размер заголовка в % в расчете на 1 ОЦК;

- диапазон выравнивания скорости триба за счет стаффинга.

Кроме метода положительно-отрицательного выравнивания, использующий другую

структуру фреймов, существует возможность использовать еще одну структуру фреймов, допус-

кающую кросс-мультиплексирование (см. рис 1-12). Информацию по указанным структурам

можно найти в одном из следующих стандартов ITU-Т G.747 и G.755.

1.5.5. Функциональные модули и топология систем PDH

Системы PDH производятся и используются достаточно давно (см. [33]), поэтому мы рассмотрим

их функциональные модули очень кратко, в основном для того, чтобы показать набор параметров,

используемых в спецификациях, или отметить малоизвестные особенности.

Системы PDH позволяют реализовать следующие топологии: “точка-точка”, “линейная

цепь” и “звезда”. В системах PDH широко используются топологии “точка-точка” и “линейная

цепь”, позволяющие связать как терминальные, так и транзитные узлы. Эти системы в настоящее

время используются для решения трех типов транспортных задач:

- транспорт сигналов в сетях PDH или в сетях доступа к сетям SDH (основная задача);

- транспорт ATM-ячеек по сети PDH (используется относительно недавно);

- транспорт виртуальных контейнеров SDH по сетям PDH для связи сетей SDH там, где

существуют транспортные сегменты PDH, а аналогичных сегментов SDH нет или их строительст-

во считается нецелесообразным (используется относительно недавно).

Топология “точка-точка”

Эта топология используется наиболее широко ввиду своей простоты. В простейшем слу-

чае соединяются два терминальных мультиплексора ТМ (см. рис. 1-14а), расположенных макси-

мально на расстоянии L, которое зависит от таких факторов, как бюджет мощности мультиплекс-

ной секции и затухания ВОК и составляет от 40 до 140 км. Оно может быть увеличено максималь-

но до 2500-3000 км установкой одного или нескольких регенераторов R (см. рис. 1-146). Приме-

ром такого регенератора может служить устройство ОЛТ-25 («Морион»), Указанная топология

может быть реализована на любых мультиплексорах PDH (см. ниже табл. 1-8).

Топология “линейная цепь”

Эта топология отличается от предыдущей наличием транзитных узлов, на которых могут

быть выделены определенные типы трибов, как правило, типа Е1 (см, рис. 14в), Топология реа-

лизуется на двух типах мультиплексоров: терминальных ТМ, расположенных в начале и конце

линейной цели и ввода-вывода ADM. Из мультиплексоров, приведенных в табл. 1-8, только муль-

типлексор ТЛС-31 («Морион») относится к этой категории.

Обе указанные выше топологии могут использовать схему резервирования потоков типа

“1+1”, при которой резервируются каналы в среде передачи или среда передачи (волокна/жилы в

кабеле), как показано на рис. 1-14г на примере топологии “точка-точка”. Эта топология требует

удвоения используемого оборудования.

Топология звезда

Этот тип топологии используется значительно реже, так как требует наличия еще одного

типа устройств - концентратора или хаба выполняющего функции устройства сбора (концен-

трации) и перераспределения (кросс-коммутации) потоков. Если функции концентрации раз-

личных трибов (например, E1 и E2) еще могут быть выполнены некоторыми мультиплексорами

(см. ниже табл. 1-8), например, ENE 6055 («ЭЗАН») и ОТГ-35 («Морион»), то для выполнения

функции кросс-коммутации приходится использовать современные цифровые АТС, или специ-