Пономаренко В.И., Лапшева Е.Е. Информатика. Технические средства

Подождите немного. Документ загружается.

Лекция 9. Схемы с памятью

131

каться верхний контакт. При первом же появлении логического нуля на

входе

триггер переключается в состояние логической 1 и остается

в устойчивом состоянии. Обратный переход (в логический ноль) про-

исходит при отпускании механического контакта.

При вычерчивании логических схем RS-триггер обычно изобра-

жают в виде, представленном на рис. 9.5.

Рис. 9.5. Графическое изображение RS-триггера

Синхронный RS-триггер

Существенной чертой большинства последовательностных логических

схем является необходимость осуществлять переходы в определенные

моменты времени. Обычно это достигается с помощью регулярной по-

следовательности тактовых импульсов. Для этого в триггерах преду-

сматривается специальный вход CP (Clock Pulse) или просто Clock (C).

Его еще называют тактовым входом, входом синхронизации или строб-

входом. Соответствующая схема имеет вид, представленный на рис. 9.6.

На этом ри

сунке представлена схема синхронного RS-триггера, ко-

торый устроен так, что может изменять свое состояние либо при помо-

щи асинхронных входов (независимо от тактового сигнала), либо тогда,

когда входные импульсы CP принимают значение 1.

Когда на входе CP действует логический 0, на входах схем И тоже

логический 0, и при наличии нулей на асинхронных вхо

дах значение

выходных сигналов Q и

не изменяется.

Когда же на входе CP появляется логическая 1, у каждой из схем И

на одном из входов логический уровень высокий, и логические уровни со

входов R и S передаются на входы

′

. Состояние триггера в этом

случае будет устанавливаться в соответствии с таблицей переходов.

Рис. 9.6. Возможная схема синхронного RS-триггера

Информатика. Технические средства

132

Когда сигнал CP возвращается в 0, состояние триггера, соответст-

вующее комбинации входных значений S и R сохраняется, или защел-

кивается. Дополнительные входы асинхронного сброса и установки, на

которых в состоянии нормальной работы поддерживается значение ло-

гического 0, обеспечивает возможность сброса и установки триггера

вне зависимости от состояния тактового сигнала.

D-триггер

D-тригг

ер, или триггер данных, можно сделать из синхронного

RS-триггера, для нового входа D которого выполняется условие:

SR==. Отличительной особенностью такой схемы включения явля-

ется то, что входы S и R не могут одновременно принимать значение

логической единицы, и, соответственно, не может быть неопределенно-

го состояния. Состояние этого триггера сохраняется, пока на входе CP

присутствует логический 0; когда CP = 1, логический уровень со входа

D передается на выход Q. Таким образом, состояние выхода D-триггера

описывается уравнением:

QDCPQCP=⋅ +⋅

Здесь Q

– внутреннее состояние триггера; Q – выход триггера; D –

информационный вход; CP – тактовый вход. Видно, что на выходе

триггера состояние сохраняется, пока на тактовом входе ноль. Если на

тактовом входе единица, то выход устанавливается в соответствии с со-

стоянием информационного входа D.

Этот триггер предназначен для считывания и хранения данных

(см. рис. 9.7).

Рис. 9.7. Возможная схема D-триггера, построенная на базе

синхронного RS-триггера (сравните с рис. 9.6)

JK-триггер

Это наиболее гибкое усовершенствование RS-триггера. В отличие от

D-триггера здесь два входа, но удается избежать неопределенности за-

поминаемого логического состояния при S = R = 1 путем подачи обрат-

ной связи на входы со стороны соответствующего выхода (рис. 9.8).

Принято вход установки называть J, а вход сброса – K. Триггер

чувствителен ко входным сигналам J, K только тогда, когда тактовый

сигнал CP принимает высокий уровен

ь (логической 1) и перестает быть

чувствительным к состоянию входа, когда CP = 0 (низкий уровень).

Лекция 9. Схемы с памятью

133

Рис. 9.8. Возможная схема JK-триггера, построенная на базе

синхронного RS-триггера (сравните с рис. 9.6, 9.7)

Таблица переходов (см. табл. 9.2) выглядит подобно таблице пере-

ходов RS-триггера, за исключением случая J = K = 1, которое более не

является запрещенным. В этом случае происходит переключение, в ре-

зультате которого сигнал на выходе изменяет свое значение на проти-

воположное всякий раз, когда тактовый сигнал принимает высокий

уровень (CP = 1).

Таблица 9.2. Таблица переходов JK-триггера

J K

0 0

1 0 1

0 1 0

1 1

Таким образом, в случае J = K = 1 всякий раз, когда приходит так-

товый импульс CP, состояние схемы на выходе изменяет свое значение

на противоположное. Однако, как видно из схемы, при этом необходи-

мо соблюдать жесткие временные ограничения, наложенные на дли-

тельность импульса стробирования. Тактовый импульс CP должен за-

канчиваться прежде, чем изменится значение си

гналов на выходе триг-

гера и на входные схемы И поступят изменившиеся сигналы со сторо-

ны выхода. Поэтому большинство общеупотребительных триггеров

включают в себя дополнительное усовершенствование, делающее их

чувствительными не к уровню входного напряжения, а исключительно

к его перепаду. Для этого достаточно сформировать короткий импульс

(«продифференцировать» входной сигнал). Эти входы называются ди-

намическими, или импульсными. Схема для р

еализации такого входа

представлена на рис. 9.9. Принцип работы схемы заключается в сле-

дующем. Если на вход подается логический 0, то на выходе – логиче-

ский 0. Если на вход подается логическая 1, то на выходе – тоже логи-

ческий 0, поскольку на второй вход элемента И приходит логический 0,

получившийся в ре

зультате инверсии. Однако, если на вход схемы

Информатика. Технические средства

134

приходит перепад из логического 0 в логическую 1, то на короткое

время на входах элемента И появляются логические 1. Это связано

с тем, что инвертор обладает некоторой задержкой, и на его выходе

сигнал изменяется с 1 в 0 только через время задержки. Таким образом,

на выходе элемента И появится импульс с длительностью, равной вре-

мени задержки инвертора.

Рис. 9.9. Схема реализации динамического входа

Рассмотренные триггеры могут иметь такие динамические входы,

реагирующие только на логический перепад, а сами входы могут быть

прямыми (реагируют на перепад из 0 в 1) или инверсными (реагируют

на перепад из 1 в 0). Некоторые условные обозначения триггеров с ди-

намическими входами представлены на рис. 9.10.

Рис. 9.10. Триггеры с динамическими входами

Контрольные вопросы и задания

1. В чем принципиальное отличие последовательностных и комбина-

ционных схем?

2. Дайте определение триггера.

3. Какие различные виды триггеров вам известны?

4. Нарисуйте схему RS-триггера и поясните его работу.

5. Что такое синхронный и асинхронный триггеры?

6. Чем отличаются статические и динамические входы?

135

Лекция 10. РЕГИСТРЫ И ЗАПОМИНАЮЩИЕ

УСТРОЙСТВА

Регистры

Регистром называется последовательностное логическое устройство,

предназначенное для хранения многоразрядных двоичных чисел и вы-

полнения преобразований над ними. Регистр представляет собой сово-

купность триггеров, число которых соответствует числу разрядов

в слове. Количество триггеров соответствует разрядности регистра.

С каждым регистром обычно связано комбинационное цифровое уст-

ройство, с помощью которого обеспечивается выполнение некоторых

операций над словами. Факт

ически любое цифровое устройство можно

представить в виде совокупности регистров, соединенных друг с дру-

гом при помощи комбинационных цифровых устройств.

Функциональное назначение регистра определяет набор операций,

которые может выполнять этот регистр. Типичными являются следую-

щие операции:

o прием слова в регистр;

o передача слова из регистра;

o сдвиг сло

ва влево или вправо на заданное число разрядов;

o преобразование последовательного кода слова в параллельный и об-

ратно;

o установка регистра в начальное состояние (сброс).

Регистры классифицируются по следующим видам:

o накопительные (регистры памяти);

o сдвигающие.

В свою очередь сдвигающие регистры делятся:

o по способу ввода-вывода информации:

 параллельные – запись и считывание информации прои

сходит

одновременно на все входы и со всех выходов;

 последовательные – запись и считывание информации происхо-

дит в первый триггер, а та информация, которая была в этом

триггере, перезаписывается в следующий – то же самое проис-

ходит и с остальными триггерами;

 комбинированные;

o по направлению передачи информации:

 однонаправленные;

 реверсивные.

Информатика. Технические средства

136

Регистры для хранения данных

Регистры хранения используются для приема, хранения и выдачи мно-

горазрядного кода. Они представляют собой совокупность одноступен-

чатых триггеров (как правило, D-типа) с общим входом синхронизации.

Иногда в регистре имеется также и общий вход асинхронной установки

всех триггеров в «0».

Рис. 10.1. Регистр данных на D-триггерах

Мы рассмотрели, как D-триггер запоминает один бит информации,

когда на вход тактового сигнала приходит фронт импульса. Для того

чтобы обеспечить хранение байта данных (или большего количества

информации), необходимо объединить восемь (или более) триггеров

и подать на них единый управляющий сигнал.

Такой регистр является неотъемлемой частью любой вычисли-

тельной системы (см. рис. 10.1).

Регистры сдвига

Регистр сдвига – регистр, обеспечивающий, помимо хранения инфор-

мации, сдвиг влево или вправо всех разрядов одновременно на одина-

ковое число позиций. При этом выдвигаемые за пределы регистра раз-

ряды теряются, а в освобождающиеся разряды заносится информация,

поступающая по отдельному внешнему входу регистра сдвига. Обычно

эти регистры при подаче синхросигнала обеспечивают сдвиг кода на

одну позицию влево или вправо. Но су

ществуют и универсальные реги-

стры сдвига, которые выполняют сдвиг как влево, так и вправо в зави-

симости от значения сигнала на специальном управляющем входе или

при подаче синхросигналов на разные входы регистра. Регистр сдвига

может быть спроектирован и таким образом, чтобы выполнять сдвиг

одновременно не на одну, а на несколько позиций.

Регистры сдвига, ил

и сдвигающие регистры, могут быть выполне-

ны на синхронных RS-, D- или JK-триггерах. Два примера представле-

ны на рис. 10.2.

Любой сдвигающий регистр имеет вход последовательного ввода

информации и выход последовательного вывода информации. Выходы

(входы) параллельного вывода (ввода) информации могут отсутст-

вовать. Когда на вход Clock поступает управляющий сиг

нал (перепад

Лекция 10. Регистры и запоминающие устройства

137

из 0 в 1), в триггерах 0–3 происходит одновременно переписывание

данных со входа триггера на его выход. Таким образом, данные в реги-

стре сдвигаются вправо на одну позицию. Такие регистры называют

еще регистрами FIFO (First Input – First Output). Это название отражает

порядок перемещения информации в регистре (первым вошел – первым

вышел). Помимо обычных, существуют реверсивные регистры сдвига.

Они предназначены для сдв

ига как в одну, так и в другую сторону.

Рис. 10.2. Схема регистра сдвига на синхронных D-триггерах (а)

и синхронных RS-триггерах (б)

На сдвигающих регистрах с последовательным входом можно по-

строить запоминающее устройство с последовательным доступом ин-

формации. Хранение одного бита информации осуществляется в каж-

дом отдельном триггере. Тактовый сигнал обеспечивает сдвиг данных.

Рециркуляция информации обеспечивается подключением выхода ре-

гистра сдвига к его входу через мультиплексор

(см. рис. 10.3). Если

A = 0, то при подаче импульсов на вход Clock обеспечивается рецирку-

ляция информации, а если A = 1, то производится запись значения X

в регистр сдвига.

Рис. 10.3. Хранение информации в регистре сдвига

Информатика. Технические средства

138

Таким образом, область применения регистров сдвига – это преоб-

разование последовательного кода в параллельный и наоборот. Это

нужно, например, при работе с диском (при записи преобразование па-

раллельного кода в последовательный, при считывании – последова-

тельного в параллельный), при работе с модемом, для других устройств

последовательного ввода-вывода.

Кроме того, регистры сдвига могут использоваться при умножении

чисел. Вспомните запись чи

сла в двоичной системе счисления: если вы

хотите умножить его на 10

, это означает, что все цифры нужно сдви-

нуть влево на 1 разряд, а справа приписать 0. Рассмотрим процедуру

умножения двух чисел в двоичной системе счисления:

101

1 0 1

1 1 1 1

Видно, что процедура умножения столбиком состоит из поразряд-

ного умножения, сдвига и сложения. Таким образом, для реализации

арифметического умножения двух чисел можно применить схему логи-

ческого умножения, регистр сдвига и сумматор. Для деления необхо-

димы, соответственно, действия вычитания и сдвига в обратном на-

правлении. У некоторых микропроцессоров операции умножения и де-

ления даж

е не включены в основную систему команд, и их приходится

реализовывать программным способом.

Двоичный счет

Это одна из наиболее важных функций цифров

ой электроники. Подсчет

числа импульсов логично выполнять в двоичной системе счисления.

Основной элемент этой схемы – триггер, срабатывающий по фронту

(или срезу) импульса. На рис. 10.4, а представлена одна из возможных

схем двоичного счетчика.

Его работа основана на том, что JK-триггер изменяет состояние

выхода, когда на вход С п

риходит тактовый импульс при условии

J =K = 1. Если есть вход асинхронного сброса, то первоначально можно

установить все триггеры в состояние «0». Временная диаграмма на

рис. 10.4, б иллюстрирует принцип работы двоичного счетчика.

На выходах счетчика информация изменяется в зависимости от ко-

личества входных импульсов, что отражено в табл. 10.1. Отметим инте-

ресное св

ойство этой схемы: на выходе очередного триггера частота

сигнала в два раза меньше, чем на входе. Поэтому двоичные счетчики

применяются для деления частоты на число, кратное двум.

Лекция 10. Регистры и запоминающие устройства

139

Рис. 10.4. Схема двоичного счетчика (а) и временные диаграммы

его работы (б)

Таблица 10.1. Состояние выхода двоичного счетчика в зависимости

от числа импульсов, поступивших на вход

Число входных импульсов Q

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

16 0 0 0 0

Информатика. Технические средства

140

Запоминающие устройства

Каждой компьютерной системе крайне необходимо хранение и извле-

чение цифровой информации. Можно перечислить достаточно много

физических сред, которые используются в компьютерах для запомина-

ния информации: на ферритовых сердечниках, на магнитной ленте или

другом магнитном слое, на основе оптоэлектроники, на транзисторах

или твердотельных элементах интегральных микросхем и др.

По способу доступа запоминающие устройства (ЗУ) разделяют на:

 Память с произвольным доступом (RAM, Random Access

Mem

ory). Такое название связано с тем, что запоминаемые в

этом устройстве данные могут быть использованы в порядке, от-

личном от порядка записи. Другое название этого вида памяти –

ОЗУ (оперативное запоминающее устройство).

 Память, которая работает только на считывание информации.

Это ROM (Read Only Memory) или ПЗУ (постоянное запоми-

нающее устройство).

 Память с последовательны

м доступом к данным.

 Память с ассоциативным доступом (ассоциативное запоминаю-

щее устройство, АЗУ). Под АЗУ понимается ЗУ, обращение

к информации в котором производится не по физическим адре-

сам, а по содержанию произвольного количества разрядов чисел,

хранящихся в ЗУ. При поиске информации происходит парал-

лельное сравнение разрядов всех чисел данного ЗУ с некоторой

внешн

ей информацией (признаком), в результате которого за

одно обращение обнаруживаются все числа, соответствующие

заданному признаку опроса.

Иерархия в построении запоминающих устройств вычислительной

системы связана с существенным различием в скорости и стоимости

различных типов устройств. Как правило, объем памяти устройства об-

ратно пропорци

онален его быстродействию и прямо пропорционален

стоимости.

Скорость работы всей вычислительной системы существенно зави-

сит от скорости обмена информацией запоминающих устройств и дру-

гих узлов вычислительной системы. Поэтому при организации всей

системы памяти цель проектировщика состоит в оптимизации расходов

на построение вычислительной системы при достижении максимальной

производительности (т. е. вр

емени доступа к памяти). Основной прин-

цип достижения этой цели состоит в том, что наиболее часто и активно

используемые данные помещаются в наиболее быстро работающие

системы памяти.

В связи с этим иерархия запоминающих устройств представляет

собой несколько уровней, которые различаются принципом действия,

объемом памяти и стоимостью.