Иванов Ю.И., Югай В.Я. Интерфейсы средств автоматизации

Подождите немного. Документ загружается.

2.3. Приборный интерфейс I2C

Разработанный фирмой Philips интерфейс I2C ("Inter-Integrated Circuit"), –

это двунаправленная шина с последовательным форматом данных и возмож-

ностью адресации и параллельного подключения к шине до 128 устройств.

Шина I2C содержит две сигнальные линии, одна из которых (SCL) предна-

значена для передачи тактового сигнала, другая (SDA) – для передачи дан-

ных (рис. 2.18).

Формирование сигналов производится выходными каскадами с

открытым

коллектором, поэтому линии шины должны быть подключены к источнику

питания +5 В через резисторы сопротивлением 1...10 кОм, в зависимости от

физической длины линий и скорости передачи данных. Параллельное под-

ключение выходных каскадов всех узлов позволяет им всем влиять на пере-

даваемые сигналы и участвовать в управлении обменом данными. Топология

"общая шина

" обеспечивает только полудуплексный обмен данными: в лю-

бом цикле обмена одно устройство передает данные, все остальные – только

их принимают.

Рис. 2.18. Интерфейс I2C

Длина соединительных линий в стандартном режиме может достигать 2-х

метров, скорость передачи – до 100 кбит/с, существует и расширенный вари-

ант стандарта со скоростью до 400 кбит/с. Суммарная емкость

линий должна

быть не больше 400 пФ, входная емкость на каждую ИС – в пределах 5...10

пФ. Реальная скорость обмена данными жестко не регламентируется, хотя

все устройства по стандарту должны поддерживать скорость 100 кбит/с.

Управление обменом данными производится по тем же сигнальным шинам и,

следовательно, предполагает передачу управляющих сообщений вместе с ос-

новными данными

GND

RxD

TxD

RxCLK

TxCLK

SDA

SCL

GND

RxD

TxD

RxCLK

TxCLK

SDA

SCL

GND

RxD

TxD

RxCLK

TxCLK

SDA

SCL

GND

+5 B

SDA

+5 B

Все устройства интерфейса (узлы шины) делятся на два класса – управ-

ляющие узлы I2C-Master и подчиненные узлы I2C-Slave. Устройство I2C-

Master генерирует тактовый сигнал (SCL) и, как следствие, является веду-

щим. Оно может самостоятельно выходить на шину и адресовать любое уст-

ройство I2C-Slave с целью передачи или приема информации. Все I2C-Slave

"слушают" шину и при приеме собственного

адреса выполняют предписы-

ваемую операцию.

Возможен и так называемый режим "Multi-Master", когда на шине уста-

новлено несколько устройств I2C-Master. Они либо совместно разделяют об-

щие узлы I2C-Slave, либо попеременно являются то I2C-Master, управляя об-

меном информацией, то I2C-Slave, когда находятся в режиме ожидания ко-

манд от другого I2C-Master. Режим "Multi-Master" требует арбитража и рас-

познавания конфликтов.

В режиме покоя обе линии SCL и SDA находятся в состоянии логической

единицы (транзисторы выходных каскадов всех узлов закрыты). Цикл обмена

может быть начат узлом I2C-Master только из режима покоя шины и состоит

из следующих элементов: формирование сигнала "Старт", передача адреса

I2C-Slave, передача данных, формирование сигнала "Стоп".

Синхронизация циклов обмена шины требует формирования сигналов

"Старт" и "Стоп", ограничивающих начало и конец информационного пакета.

Для кодирования этих сигналов используется изменение состояния линии

SDA при единичном состоянии линии SCL, что недопустимо при передаче

данных (рис. 2.19). "Старт"-условие соответствует отрицательному перепаду

(падающий фронт) SDA, когда SCL находится в единичном состоянии, а

'Стоп"-условие –положительному перепаду (нарастающий фронт) линии SDA

при

единичном состоянии линии SCL.

Рис. 2.19. Сигналы "Старт" и "Стоп" I2C

При передаче всех остальных сигналов (рис. 2.20) каждый бит по SDA

стробируется положительным импульсом (нарастающим фронтом) SCL. Из-

менение состояния линии SDA производится только при нулевом состоянии

линии SCL. При этом I2C-Slave может "придерживать" линию SCL в нулевом

состоянии и соответственно снижать скорость обмена данными, например, на

время обработки очередного сигнала, а I2C-Master обязан дождаться освобо-

ждения линии SCL прежде, чем продолжится передача информации.

Рис. 2.20. Информационные сигналы I2C

Все данные в цикле обмена передаются отдельными байтами, прием каж-

дого байта должен подтверждаться приемником для продолжения цикла об-

мена. Передача данных

начинается по первому положительному импульсу на

линии SCL после сигнала "Старт", которым стробируется старший бит пер-

вого байта. Каждый байт (8 битов) передается за 9 тактовых периодов сигна-

ла SCL, формируемого I2C-Master. В девятом такте устройство-получатель

выдает подтверждение (ACK) – нулевой сигнал SDA, свидетельствующий о

"взаимопонимании" передатчика и получателя.

Любой узел шины, как "Master", так и "Slave" может

в разные моменты

времени быть как передатчиком, так и получателем и в соответствии с режи-

мом обязан либо принимать, либо выдавать сигнал ACK. Отсутствие сигнал

ACK (единица на SDA в такте подтверждения) интерпретируется как ошибка.

Процедура адресации на шине I2C заключается в том, что первый байт

после сигнала "Старт" – это всегда байт адреса и

определяет, какой ведомый

выбирается ведущим для работы. После 7 бит адреса следует бит направле-

ния данных (R/W), “ноль” означает передачу в I2C-Slave (запись), а “едини-

ца” - прием из I2C-Slave (чтение). В 9 такте I2C-Slave сигналом ACK под-

тверждает прием своего адреса и бита направления обмена данными. Да-

лее цикл обмена переходит в фазу передачи данных, I2C-Master передает по-

следовательности сигналов SCL, по которым узел-передатчик формирует по-

следовательности битовых сигналов, а узел-приемник на каждом 9 такте пе-

редает сигнал ACK, подтверждающий прием очередного байта. Количество

байт, передаваемых за один цикл обмена, не регламентируется, но не должно

быть слишком большим, иначе обмен данными для других узлов шины будет

блокироваться.

Пересылка данных всегда заканчивается сигналом "Стоп", генерируемым

ведущим I2C-Master. Если I2C-Master будет использовать шину дальше, он

может без сигнала "Стоп" выдать повторный "Старт" и затем адрес устройст-

ва для следующего цикла интерфейса. При таком алгоритме управления об-

меном возможны различные

комбинации чтения/записи. Например, в первом

цикле обмена "запись" I2C-Master может передать для I2C-Slave в поле дан-

ных байт – идентификатор запрашиваемых данных, а во втором цикле обмена

"чтение" получить от I2C-Slave требуемые данные.

Указанный алгоритм адресации требует присвоения уникальных 7 бито-

вый адресов для всех I2C-Slave шины. Эти I2C-адреса должны быть заданы

до начала

обмена по шине. В зависимости от типов применяемых устройств,

адреса могут задаваться либо программной инициализацией, либо определя-

ются аппаратно, например, коммутацией цепей управления адресом в уст-

ройстве I2C-Slave.

Ведущий I2C-Master может начинать пересылку данных, только если ши-

на свободна. Два и более ведущих могут генерировать сигнал "Старт" за вре-

мя минимального удерживания (T

hd,sta

). Арбитраж производится по шине

SDA в периоды, когда шина SCL находится в единичном состоянии. Если

один ведущий передает на линию данных НИЗКИЙ уровень, в то время как

другой – ВЫСОКИЙ, то последний отключается от линии, так как состояние

SDL не соответствует состоянию его внутренней линии данных. Таким обра-

зом, арбитраж при одновременной передаче

обеспечивает более высокий

приоритет не узлу интерфейса, а сообщению с большим числом нулевых бит

в передаваемой последовательности.

Арбитраж может продолжаться на протяжении нескольких бит. Так как

сначала передается адрес, а потом данные, то арбитраж может продолжаться

до окончания адреса, а если ведущие адресуют одно и то же устройство, то в

арбитраже будут участвовать и данные. Вследствие такой схемы арбитража

при столкновении данные не теряются. Ведущему, проигравшему арбитраж,

разрешается выдавать синхроимпульсы на шину SCL до конца байта, в тече-

ние которого был потерян доступ. Если I2C-Master проигрывает арбитраж на

стадии передачи адреса, то он должен переключиться в режим ведомого, что-

бы выигравший арбитраж ведущий

мог его адресовать.

Преимущества шины I2C очевидны – малое количество соединительных

линий и высокая скорость обмена, простота аппаратной реализации интер-

фейса. Наиболее широко поддерживает шину I2C фирма Philips, производя-

щая множество ИС различной сложности с управлением по I2C. В первую

очередь, можно выделить микросхемы энергонезависимой памяти (EEPROM)

серии 24Схх в 8-ми выводных корпусах, фактически ставшие промышлен

ным стандартом. Из широко распространенных ИС можно выделить: микро-

схемы часов PCF8583, параллельный порт PCF8574, 4-х канальный 8 разряд-

ный АЦП PCF8591.

Существует множество модификаций этих ИС и более

специализированныx контроллеров. I2C стала де-факто стандартом последо-

вательной шины для управления, обслуживания и настройки электронного

оборудования. Важные свойства интерфейса I2C: простота 2-проводной ши-

ны, действительный режим

Plug&Play и низкая стоимость реализации благо-

даря большому количеству уже имеющихся компонентов с этой шиной. Ти-

повая конфигурация системы контроля и управления на основе шин I2C, со-

держащая различные устройства с применением интегральных микросхем

фирмы Philips, показана на рис. 2.21.

Фирма Philips также предложила для интерфейса I2C первый в мире кон-

троллер PCA9564, который преобразует параллельный код

в последователь-

ный и работает на частотах до 400 кГц при весьма низких напряжениях пита-

ния (2,5–3,3В). Интегральная схема PCA9564 оптимизирована для подключе-

ния микропроцессоров, микроконтроллеров и сигнальных процессоров к не-

скольким устройствам I2C или компонентам SMBus. Эта интегральная схема

дает возможность использования I2C в качестве обслуживающей и управ-

ляющей шины в вычислительных, сетевых и

телекоммуникационных систе-

мах, предлагая разработчикам более высокие скорости работы при низком

напряжении питания и позволяя создавать более гибкие и производительные

I2C системы.

PCA9564 может работать в качестве ведомого и ведущего на шине I2C,

передатчика и приемника, самостоятельно управлять специальными последо-

вательностями, протоколом, арбитражем и промежутками времени без внеш-

ней тактовой частоты. Эта ИС

позволяет микропроцессорам и микрокон-

троллерам без встроенных средств интерфейса обмениваться данными с уст-

ройствами по шине I2C или SMBus, а также обеспечивать дополнительный

порт, когда нужно несколько портов I2C. Новый контроллер PCA9564 вы-

пускается в 3-х видах корпусов: 20-выводные SO, TSSOP и HVQFN.

Структурная схема PCA9564 приведена на рис. 2.22. Доступ к интерфейсу

I2C производится через средства реализации протокола (SDA CONTROL

SCL CONTROL, рис. 2.22), а прием байтов управления и обмен данными –

через стандартный параллельный интерфейс. Адресация параллельного ин-

терфейса (А0 и А1, рис. 2.22) необходима для выбора регистров ИС при об-

мене данными. Для управления взаимодействием в параллельном интерфейсе

также предусмотрено формирование сигнала прерывания (INTERRUPT

CONTROL, рис. 2.22).

Рис. 2.21. Конфигурации систем контроля и управления на основе шин I2C

Рис. 2.22. Структурная схема ИС PCA9564

Новый 16-разрядный расширитель портов PCA9535 от Philips с управле-

нием по шине I2C отличается повышенной нагрузочной способностью и ши-

рокими возможностями конфигурирования (рис. 2.23). Микросхема, предла-

гаемая в трех вариантах исполнения корпусов (SO24, TSSOP24 и HVQFN24),

обеспечивает 16-разрядный параллельный интерфейс ввода/вывода общего

назначения с управлением по шине I2C / SMBus.

По сравнению с предыдущими поколениями аналогичных устройств

PCA9535 обладает

значительно лучшими характеристиками. Улучшения со-

стоят в большей нагрузочной способности выходов, совместимости с вход-

ными уровнями напряжением 5 В, меньшем потребляемом токе, индивиду-

альном конфигурировании портов и более миниатюрных корпусах. Расшири-

тели портов обеспечивают простое подключение к основному процессо-

ру/контроллеру дополнительной периферии, такой как переключатели пита-

ния системы ASPI, различные датчики,

кнопки управления, светодиоды, вен-

тиляторы и т.п.

PCA9535 содержит два 8-битных регистра конфигурации (выбор входа

или выхода) и регистры инверсии полярности (активный низкий или актив-

ный высокий уровень). Управляющее устройство может определять порты

как входы или как выходы, записывая управляющие биты в регистры конфи-

гурации. Данные для каждого входы или

выхода содержатся в соответст-

вующих входных или выходных регистрах. Информация в регистре чтения

может быть инвертирована регистром инверсии полярности. Данные всех ре-

гистров могут быть прочитаны управляющим устройством.

PCA9535 идентична PCA9555, но отсутствие на ее портах подтягивающих

резисторов существенно снижает энергопотребление, когда на выходе при-

сутствует низкий уровень.

PCA9535 имеет выход сигнала прерывания

с открытым стоком (INT, рис.

2.23). Прерывание формируется, когда на каком-либо из входов уровень сиг-

нала меняется на противоположный. Запрос прерывания является сигналом

управляющему устройству, что на входных линиях произошло какое-либо

событие, например, нажата кнопка. Сброс по включению питания записывает

во внутренние регистры ИС значения по умолчанию и инициализирует схему

фиксации состояния устройства.

Три вывода аппаратного адреса (A0, A1, A2) могут изменять встроенный

I2C-адрес устройства, что разрешает одновременную работу на одной шине

до 8 однотипных ИС. Фиксированная часть I2C-адреса PCA9535 такая же,

как и у PCA9554, что позволяет 8 подобным устройствам в любой комбина-

ции работать на одной шине I2C.

Рис. 2.23. Структурная схема ИС PCA9535

Общий перечень микросхем с интерфейсом I2С фирмы Philips содержит

несколько десятков микросхем, его можно найти на

[www.semiconductors.philips.com]. Учитывая эффективность и популярность

I2С, и другие фирмы изготавливают ИС с этим интерфейсом, примеры таких

ИС различных производителей приведены в табл. 2.4.

Таблица 2.4

Тип

микросхемы

Основные параметры

Тип

корпуса

Производитель

ADC

ADS1100

16-Bit, Delta-Sigma,

128 бит/сек

SOT23-6 www.ti.com

ADS7823

12-Bit, SAR,

50000 бит/сек

MSOP-8 www.ti.com

ADS7829

12-Bit, SAR,

125000 бит/сек

S-PDSO-N8 www.ti.com

AD7994

12-Bit, SAR, 188000

бит/сек, 4-канала

TSSOP-16 www.analog.com

AD7998

12-Bit, SAR, 188000

бит/сек, 8-каналов

TSSOP-20 www.analog.com

DAC

DAC7571

12-Bit, 10 мксек,

1-канал

SOT23-6 www.ti.com

DAC7574

12-Bit, 10 мксек,

4-канала

MSOP-10 www.ti.com

DAC8751

16-Bit, 10 мксек,

1-канал

MSOP-8 www.ti.com

AD5305

8-Bit, 6 мксек,

4-канала

MSOP-10 www.analog.com

AD5339

12Bit, 8 мксек,

2-каналa

MSOP-8 www.analog.com

AD5390

16-Bit, 8 мксек,

16-каналов

LQFP-52,

LFCSP-64

www.analog.com

FRAM

FM24C04A 4 kbit, 1 трлн. циклов SOIC-8 www.ramtron.com

FM24CL04 4 kbit, неогранич. SOIC-8 www.ramtron.com

FM24CL16 16 kbit, неогранич. SOIC-8 www.ramtron.com

FM24CL64 64 kbit, неогранич. SOIC-8 www.ramtron.com

FM24C256

256 kbit, 10 млрд. цик-

лов

SOP-8 www.ramtron.com