Илюхин А.В. Логические автоматы. Типовые комбинационные схемы

Подождите немного. Документ загружается.

торую пороговую величину. Тем самым на выходе Y устанавливает-

ся низкий потенциал. В противном случае этот транзистор имеет

большое сопротивление и не влияет на уровень выхода. VT

рабо-

тает при потенциале истока, более высоком, чем потенциал стока.

Он открывается, когда потенциал затвора в достаточной мере

меньше потенциала истока, равного +U

ипт

. Таким образом, всякий

раз, когда потенциал на входе ниже +U

пит

на величину, превышаю-

щую пороговое напряжение, этот транзистор открывается, благода-

ря чему на выходе устанавливается высокий потенциал. В против-

ном случае VT

имеет большое сопротивление и не влияет на уро-

вень выходного сигнала. Легко убедиться, что логической 1 на входе

инвертора нижний транзистор обеспечивает логический ноль на вы-

ходе, а при логическом 0 на входе верхний транзистор повышает

уровень на выходе до логической единицы.

В схеме также присутствуют защитные диоды VD

…VD

, шун-

тирующие затворы транзисторов и предотвращающие пробой ди-

электрика затвора от воздействия статических зарядов. Резистор R

совместно с диодом VD

выполняют функцию параллельного диод-

ного ограничителя для отрицательных напряжений, которые могут

поступить на вход инвертора (например, при подключении к входу

дифференцирующей цепочки).

Теперь рассмотрим схемы двух основных логических элемен-

тов КМОП - логики – элементов «И-НЕ» и «ИЛИ-НЕ».

Вы, наверное, уже заметили интересную закономерность: ба-

зовыми элементами во всех рассмотренных технологиях являются

элементы осуществляющие инверсию выходной логической функ-

ции, в основном это элемент «И-НЕ», реализующий функцию

«штрих Шеффера». Как Вы думаете, почему это именно так? Ответ

достаточно прост. Необходимо вспомнить, что функция «штрих

Шеффера», впрочем, как и функция «стрелка Пирса» («ИЛИ-НЕ»),

образуют два базиса, используя любой из которых можно реализо-

вать любую булеву функцию.

Принципиальная электрическая схема элемента «ИЛИ-НЕ»

КМОП - логики приведена на рис. 2.12.

Рис. 2.12. Логический элемент «ИЛИ-НЕ» КМОП - логики

«Понижающая» часть вентиля состоит из двух n-канальных

МОП-транзисторов VT

, VT

, соединенных параллельно, с зазем-

ленными истоками. Затвор каждого из этих транзисторов соединен с

одной из двух входных линий (для простоты входные цепи, содер-

жащие диоды и резистор, не показаны). Когда потенциал на какой-

либо входной линии превышает пороговое напряжение, соответст-

вующий транзистор открывается и на выходе устанавливается низ-

кий потенциал. В противном случае оба эти транзистора действуют

как резисторы с большим сопротивлением и не влияют на уровень

выходного сигнала.

«Повышающая» часть вентиля представлена двумя p - ка-

нальными МОП-транзисторами, соединенными последовательно.

Затвор каждого из этих транзисторов соединен с одним из входов.

Когда на обоих входах потенциал ниже U

ип

на величину, превы-

шающую пороговое напряжение вентиля, оба транзистора открыва-

ются и поднимают уровень потенциала на выходе. В противном

случае они действуют как резисторы с высоким сопротивлением и

не влияют на уровень выходного сигнала.

При логической единице на любом входе нижняя часть схемы

понижает уровень на выходе до логического нуля, а когда на оба

входа подан логический ноль, верхняя часть схемы обеспечивает

логическую единицу на выходе. Таким образом, элемент реализует

логическую операцию «ИЛИ-НЕ».

КМОП - элемент, реализующий операцию «И-НЕ», можно по-

строить, соединив последовательно n-канальные транзисторы «по-

нижающей» части и параллельно соединив p-канальные транзисто-

ры «повышающей» части. Принципиальная электрическая схема та-

кого элемента приведена на рис. 2.13.

Рис. 2.13. Логический элемент «И-НЕ» КМОП - логики

Вообще говоря, можно построить КМОП - элементы, реали-

зующие любую булеву функцию при соблюдении следующих пра-

вил. Сначала формируется «понижающая» часть вентиля в виде

последовательно-параллельной конфигурации n-канальных транзи-

сторов, в которой ИЛИ реализуется путем параллельного соедине-

ния, а И - последовательного. Затем в противоположной манере

формируется «повышающая» часть схемы путем последовательно-

го соединения p-канальных транзисторов для операции ИЛИ и па-

раллельного для операции И. На выходе значение полученного вы-

ражения инвертируется.

КМОП - логика обладает несколько более сложной структурой,

чем n-МОП и p-МОП, и поэтому на ее основе нельзя достичь столь

же высокой плотности на одном кристалле кремния. Однако эта

структура обеспечивает примечательное преимущество над всеми

другими распространенными логическими семействами. В этих схе-

мах нет постоянных проводящих путей между линией питания и

землей. Вследствие этого мощность, потребляемая в периоды по-

стоянства входных сигналов, незначительна. Последнее свойство

очень важно для тех применений, когда питание поступает от авто-

номных источников питания (батарей или аккумуляторов). Именно

благодаря появлению технологии КМОП мы имеем различные уст-

ройства (электронные часы, пульты управления, плееры и т.п.), спо-

собные работать длительное время, питаясь от маленьких батаре-

ек.

Однако во время переключений потребляется существенная

мощность. Это происходит по двум причинам. Первая связана с на-

личием емкостей в схеме, возникающих преимущественно между

электродами МОП-транзисторов. Эти емкости должны перезаря-

жаться всякий раз при переключении. Вторая причина заключается

в том, что во время изменения входных сигналов и «понижающая»,

и «повышающая» части схемы в определенной степени открыты. В

результате между линией U

ип

и общим проводом кратковременно

возникает «сквозной ток». Следовательно, рассеиваемая элемен-

тами мощность возрастает с повышением частоты переключений,

т.е. чем быстрее работают КМОП - схемы, тем больше они потреб-

ляют энергии.

2.4.

СХЕМОТЕХНИКА БАЗОВОГО ЭЛЕМЕНТА ЭСЛ-ЛОГИКИ

Как уже отмечалось, в логических схемах, построенных на би-

полярных транзисторах, быстродействие растет, если удается из-

бежать накопления неосновных носителей заряда или насыщения.

Напомним, что насыщением называется состояние транзистора, в

котором оба перехода смещены в прямом направлении. Когда тран-

зистор находится в насыщенном состоянии, неосновные носители

заряда мигрируют в зону базы через оба перехода, в результате че-

го возникает избыточное количество неосновных носителей заряда,

накапливающихся в зоне базы, которые должны рассеяться прежде,

чем транзистор сможет перейти в закрытое состояние. В семействе

логических элементов, известных под названием логики с эмиттер-

ными связями (ЭСЛ), состояние насыщения предотвращается путем

строгого поддержания коллекторного, тока в нужных пределах.

Уровень коллекторного тока транзистора в элементе ЭСЛ

управляется резистором, подключенным к эмиттеру, как показано на

рис. 2.14.

Рис. 2.14. Транзистор с эмиттерным резистором

Обычно в отсутствие этого резистора (т.е. когда эмиттер со-

единён с общим проводом) очень трудно избежать насыщения от-

крытого транзистора. Это объясняется тем, что разница между на-

пряжением на переходе база-эмиттер, открывающем транзистор, и

напряжением, соответствующим его насыщенному состоянию, со-

ставляет всего 0,2…0,3 В. Как следствие, когда на базу транзистора

подается напряжение, переводящее его в открытое состояние, лю-

бое отклонение в уровне сигнала или вариации в параметрах тран-

зистора могут вызывать переход транзистора в насыщенное состоя-

ние. Однако, в присутствии резистора, последовательно подклю-

ченного в эмиттерную цепь, ток, проходящий через эмиттер, может

быть ограничен до значений, не вызывающих насыщения транзи-

стора.

Пусть, например, на базу транзистора, изображенного на рис.

2.14, подано положительное напряжение U

относительно общего

провода. Падение напряжения на сопротивлении R

за счет эмит-

терного тока приведет к появлению на эмиттере положительного

потенциала U

. Следовательно, напряжение на переходе база-

эмиттер U

БЭ

будет меньше приложенного к базе напряжения U

на

величину U

. Более того, по мере того как U

возрастает, ток, про-

ходящий через эмиттер, также возрастает, что вызывает рост на-

пряжения на эмиттере. Возрастающее напряжение на эмиттере в

какой-то степени компенсирует увеличение напряжения на базе. Та-

ким образом, разность потенциалов на переходе база-эмиттер рас-

тет значительно медленнее напряжения на базе по отношению к

общему проводу. Другими словами, благодаря резистору в цепи

эмиттера возникает отрицательная обратная связь, уменьшающая

чувствительность транзистора к изменениям в уровне подаваемого

на базу напряжения. Эта отрицательная обратная связь делает

также ток в цепи коллектора менее чувствительным к вариациям в

параметрах транзистора.

Чтобы избежать насыщения транзистора, ток эмиттера нужно

поддерживать меньше значения, при котором разность потенциалов

между коллектором и эмиттером U

КЭ

становится меньше разности

потенциалов между базой и эмиттером U

БЭ

(в противном случае пе-

реход коллектор-база будет смещен в прямом направлении). Вели-

чина U

КЭ

, очевидно, равна питающему напряжению U

пит

минус паде-

ние напряжения на сопротивлениях R

и R

. Если предположить, что

ток коллектора приблизительно равен току эмиттера, т. е. I

≈I

, то

разность потенциалов между коллектором и эмиттером определяет-

ся соотношением

(

)

2121

RRIURIRIUU

ЭпитЭЭпитКЭ

−

Значит, чтобы избежать насыщения, должно быть выполнено

следующее условие:

(

)

RRIUUU

ЭпитКЭБЭ

−

или

max

БЭпит

−

Можно воспользоваться этим предельным значением тока

эмиттера I

, чтобы определить предельную величину напряжения

на базе U

, позволяющую избежать насыщения. Заметим, что на-

пряжение базы равно падению напряжения на R

плюс разность по-

тенциалов между базой и эмиттером U

БЭ

БЭЭБ

URIU

Таким образом, насыщение не достигается, если выполняется

условие

max

БЭпит

БЭ

БЭпит

⎟

⎠

⎞

⎜

⎝

⎛

−

Второй член в последнем выражении обычно мал по сравне-

нию с первым членом, поскольку R

, как правило, выбирается зна-

чительно меньшим, чем R

, и поскольку U

БЭ

существенно меньше,

чем Uпит, в ЭСЛ-элементах. Таким образом,

max

пит

≈

В силу того что R

значительно меньше R

, последнее выра-

жение свидетельствует о том, что напряжение на базе может быть

близким (но не равным) питающему напряжению Uпит и насыщение

все же не будет достигнуто. Т. е. существует определенный «зазор»

между Uпит и максимальным, еще не приводящим к насыщению

значением U

Как мы только что убедились, включение резистора в эмиттер-

ную цепь транзистора позволяет избежать насыщения, но в резуль-

тате диапазон изменений напряжения на базе должен быть доволь-

но большим, если мы хотим обеспечить желаемое изменение тока

эмиттера. Однако слишком большое различие между уровнями

входного напряжения, соответствующими двум логическим значе-

ниям, было бы неприемлемым. Поэтому в ЭСЛ - элементах входные

сигналы комбинируются с помощью дифференциальной схемы или

схемы с переключением тока, показанной на рис. 2.15.

Рис. 2.15. Комбинатор с двумя входами для ЭСЛ - элемента

Такая схема требует относительно небольшой разницы между

уровнями входного напряжения, соответствующими двум логиче-

ским значениям. Схема содержит несколько транзисторов со свя-

занными эмиттерами и общим эмиттерным резистором R

. Базы

транзисторов, расположенных в левой части схемы, соединены с

входными линиями. Коллекторы этих входных транзисторов под-

соединены к общему коллекторному резистору. На базу транзисто-

ра, расположенного на схеме справа, подано стабильное опорное

напряжение U

ОП

, а в его коллекторную цепь включен отдельный ре-

зистор. Заметим, что верхние концы коллекторных резисторов со-

единены с общим проводом, а отрицательное напряжение питания -

пит

приложено к нижнему концу эмиттерного резистора.

Напряжение U

ОП

на базе транзистора VT

, служит пороговой

величиной для входных напряжений. Благодаря транзистору VT

напряжение в точке соединения всех эмиттеров приводится к вели-

чине, не меньшей U

ОП

- U

БЭ

. Поэтому, если входное напряжение на

одном из левых транзисторов меньше U

ОП

, то этот транзистор будет

закрыт, поскольку его переход база-эмиттер не будет иметь доста-

точно большого прямого смещения.

Если на базу одного из левых транзисторов подать напряже-

ние, большее U

ОП

, то напряжение на эмиттере будет больше, чем,

ОП

- U

БЭ

. В этой ситуации транзистор VT

будет закрыт, поскольку

его переход база-эмиттер будет недостаточно смещен вперед. Та-

ким образом, ток проходит только через транзистор (или транзисто-

ры) левой либо правой части схемы в зависимости от напряжений

на входах X

, X

В действительности уровни напряжения на входах поддержи-

ваются достаточно близкими к значению U

ОП

, так что потенциал на

эмиттере остается относительно постоянным. Поэтому ток, проте-

кающий через эмиттерный резистор и представляющий собой ток,

проходящий через открытые транзисторы, также относительно по-

стоянный. Величина опорного напряжения U

ОП

выбирается таким

образом, чтобы ток не приводил к насыщению проводящего транзи-

стора.

На коллекторном резисторе в той части схемы, через которую

проходит ток, устанавливается падение напряжения. Вследствие

этого напряжение на коллекторе проводящей части принимает от-

рицательное значение –U

К0

и напряжение на коллекторе непрово-

дящей части становится равным нулю. Если напряжение на какой-то

одной из входных линий выше значения U

ОП

(т. е. менее отрица-

тельное), то транзистор в левой части (левом плече) схемы будет

открыт, благодаря чему напряжение коллектора левой части примет

отрицательное значение –U

К0

, a напряжение коллектора в правой

части будет равно нулю.

Если напряжение на обоих входах меньше U

ОП

, тогда оба

транзистора левой части будут закрыты и, следовательно, напряже-

ние на коллекторе левой части будет равно нулю, а на коллекторе

правой части –U

К0

. Таким образом, схема комбинирует входные сиг-

налы. Она также выполняет функции восстановителя, поскольку

уровни напряжения на коллекторах малочувствительны к колебани-

ям в уровне входного сигнала, если только эти колебания достаточ-

но малы.

Кроме схемы, рассмотренной выше, ЭСЛ - элемент включает в

себя буферную часть, такую, как показано на рис. 2.16.

Рис. 2.16. Выходной буфер ЭСЛ ИЦМ

База буферного транзистора соединяется с коллекторными

выводами любой из частей комбинирующей схемы. Выходом всего

вентиля является эмиттер буферного транзистора. Поскольку в

эмиттерную часть буферного транзистора включен резистор, веду-

щий к линии питающего отрицательного напряжения, переход база-

эмиттер этого транзистора смещен в прямом направлении. Поэтому

буферный транзистор всегда открыт. Однако благодаря присутст-

вию эмиттерного резистора насыщения он не достигает. Напряже-

ние на эмиттере буферного транзистора ниже (т. е. более отрица-

тельное) напряжения базы на относительно постоянную величину

UБЭ. Когда напряжение базы меняется, напряжение эмиттера ме-

няется вместе с ним. В этом смысле напряжение на эмиттере по-

вторяет поведение напряжения, которое подается на базу. Поэтому

подобные схемы называют обычно эмиттерным повторителем.

Основными свойствами эмиттерного повторителя являются

высокое входное и низкое выходное сопротивление, следствием че-

го является его высокая нагрузочная способность, т.е. способность

отдавать в нагрузку большой ток, не уменьшая при этом уровень

выходного напряжения. Оба этих свойства как нельзя лучше подхо-

дят в нашем случае.

В ЭСЛ - элементе буферная часть выполняет две функции. Во-

первых, она устраняет зависимость напряжения на коллекторе ком-

бинирующей части от тока нагрузки на выходе вентиля. Во-вторых,

она служит для того, чтобы сдвинуть величины выходного напряже-

ния на -U

БЭ

от соответствующих значений, нуля и U

К0

напряжения на

коллекторе комбинирующей части схемы. Таким образом, низкий

уровень напряжения на выходе вентиля равен –(U

К0

+ U

БЭ

), что соот-

ветствует логическому нулю, а высокий уровень равен -U

БЭ

, что со-

ответствует уровню логической единицы. Этот сдвиг необходим, по-

тому что в противном случае нулевой выходной потенциал логиче-

ского элемента, поданный на вход другого ЭСЛ-элемента, приведет

входной транзистор этого элемента в насыщение.

Так как уровни напряжения на выходе ЭСЛ - элемента равны

соответственно -U

БЭ

для логической единицы и –(U

К0

+ U

БЭ

) для ло-

гического нуля, комбинирующая схема логического элемента ЭСЛ

должна быть приспособлена для тех же уровней напряжений на

входах. Это можно обеспечить, положив уровень опорного напряже-

ния U

ОП

равным среднему значению между двумя уровнями входно-