Гумеров Р.И. Цифровые сигнальные процессоры: сигналы, архитектура, основные элементы

Подождите немного. Документ загружается.

ветвления при отладке программ с помощью отладчика. PSqr предоставляет

возможность ветвления с нулевыми затратами осуществляя переходы по

двум - трем направлениям в пределах одной команды, ускоряют выполнение

программы и облегчают программирование снимая явный контроль

ветвления. Пример двунаправленного тестирования условия и модификации:

IF LE BRANCH, UPDATE C - PSqr тестирует счетчик цикла (

Loop End), если

циклы не завершены, то продолжается нормальное наращивание

программного счетчика (PC) - рис. 3.2.11b.

Функции мощного PSqr поясняются блок-схемами рис.3.2.11. PSqr

формирует очередной адрес комбинируя коды команды (Jamp…), логику

условий, прерывания и информацию о циклах. Мультиплексор очередного

адреса (6.17а) выбирает один из 4-х источников:

- адрес вектора подпрограммы обслуживания прерывания;

- значение (инкрементированное) программного счетчика (PC),

- стек PC (возврат из подпрограммы или из прерывания);

- команда, например, адрес перехода указанный в команде.

Можно указать и пятую альтернативу – индексированный переход, то есть

следующий адрес устанавливается на шину адреса программ извне, а затем

защелкивается в PC.

Нормальный (последовательный) ход программы использует программный

счетчик PC и стек PC. Программный счетчик содержит адрес текущей

программы и его содержимое инкрементируется. Инкрементированное

значение PC адресует следующую команду, а в случае перехода к

подпрограмме или по вектору прерывания заталкивается в стек PC, как адрес

возврата. В операциях с индексированными адресами новое значение PC,

сформированное адресным генератором появляется на шине PSqr для

загрузки в PC.

Выбор очередного адреса определяется, как было отмечено выше,

одним из

четырех источников (рис.3.2.11b). Блок логики условий (3.2.11с) сравнивает

статусную информацию от ALU, MAC с условной частью команды (Jump

if…) и группирует соответствующие выходные биты. Сигналы от счетчика

CE (

Count Expired – счет завешен), от стека циклов и компаратора циклов

сравниваются с кодом условия команды, что позволяет выходить из циклов

типа DO без затрат времени.

Контроллер прерываний выполняет все функции связанные с обработкой

прерываний, такие как обнаружение и маскирование прерываний, генерация

соответствующего адреса вектора прерывания, определение приоритета.

Прерывания могут осуществляться по фронту или по уровню сигнала

запроса. По фронту проще в реализации и точнее задается момент запроса,

однако, при наличии шумов более надежным считается запрос по уровню.

a. мультиплексор очередного адреса (программы)

b. выбор очередного адреса

c. логика условных переходов

Рис.3.2.11. Функциональная организация мощного PSqr (из ADSP2100)

3.2.6. Память

Очевидно, что выбор типа памяти, ее конфигурации для высокоскоростной

обработки сигналов является одним из ключевых решений DSP и требует

рассмотрения множества особенностей. Отметим основные из них на

примере памяти семейства ADSP2106x.

Процессоры ADSP2106x имеют два независимых блока двухпортовой памяти

(рис. 3.2.12) обозначенных БЛОК 0 и БЛОК 1. Имеется также возможность

подключения внешней памяти с адресным полем до 4-х гигаслов. Для

хранения данных с плавающей точкой обычной длины используются 32-бит

слова, 48-бит слова предназначены для хранения команд, либо 40 бит данных

повышенной точности.

Рис.3.2.12 . Блок-схема ADSP-2106x.

Кроме того, в процессорах этого семейства поддерживается формат 16 бит

слов, которые могут использоваться для целых или дробных значений

данных с фиксированной точкой. ADSP-2106x имеет три внутренних шины

связанных с двухпортовой памятью: PM-bus, DM-bus и I/O-bus. Один порт

это процессорный порт, куда подключаются PM-bus и DM-bus, а к другому

порту подключается I/O-bus. Внутренние шины

памяти данных и памяти

программ управляются процессором, тогда как шины ввода/вывода

управляются контроллером ввода/вывода, расположенном в том же чипе.

Шины ввода/вывода обеспечивают одновременные передачи данных между и

коммуникационными портами (последовательные порты, параллельные

порты, порты связи (link ports)). Благодаря этой двухпортовой структуре

обращения к внутренней памяти со стороны процессора и контроллера

ввода/вывода являются независимыми

и прозрачными по отношению друг к

другу. В каждом тактовом цикле к каждому блоку памяти могут обращаться

и процессор и контроллер ввода/вывода; обращение к одному и тому же

блоку не требует каких-либо дополнительных циклов. Оба ( процессор и

контроллер ввода/вывода) имеют доступ к внешней памяти по внешней шине

через внешний порт. Такая схема магистралей позволяет иметь единое

унифицированное адресное пространство для хранения кода и данных.

3.3. Система команд

Систему команд сигнальных процессоров рассмотрим на примере команд

микропроцессора ADSP-2100. Описываемая ниже система команд позволяет

эффективно управлять рассмотренными ранее блоками (MAC, ALU,

SHIFTER, DAG, …) и реализовывать такие свойства как:

- циклы с нулевыми временными затратами;

- сохранение контекста за один цикл: переключение полного набора

регистров;

- мультифункциональные команды: арифметика плюс передача данных

за

один такт;

- загрузка двух операндов извне за один такт;

- параллельный доступ к командам и операндам;

- пять режимов адресации;

- 50 регистров общего назначения в чипе.

Система команд содействует выполнению интенсивных вычислений

обеспечивая перемещение данных с минимальными временными затратами

между вычислительными блоками. Генератор адреса данных и

формирователь последовательности команд являются автоматическими,

предоставляя пользователю простые конструкции типа:

Construct Usage

IF condition Condition branch; tests counters and ALU/MAC status lines

DO UNTIL Loop until termination condition met

Команды представлены в виде единого 24-х битного слова и выполняются за

один такт, за исключением тех случаев, когда данные (т.е. коэффициенты) из

программной памяти и следующая команда еще не загружены в

программный кэш. (В этом случае один такт автоматически добавляется ).

Мультифункциональные команды комбинируют арифметические команды с

командами перемещения данных и реализуются в одном и

том же такте:

instr1,instr2;

Регистры, считанные в первой половине такта, могут использоваться для

записи во второй или, по желанию, может выполняться независимая задача.

При написании программы для ADSP-2100 сначала записываются

арифметические шаги, затем отдельно выписываются все операции

ввода/вывода и затем из них комбинируются мультифункциональные

инструкции.

Вызов подпрограмм и обслуживание прерываний

благодаря сохранению

контекста за один такт выполнены компактно, и, несмотря на возможность

использования альтернативного набора регистров, содержимое исходных

регистров сохраняется неизменным

Ниже приводится система команд в следующих обозначениях:

Символ Значение

+, - сложение, вычитание

* умножение

a=b передача в a содержимого из b

, запятая: разделяет мультифункциональные

команды

DM(addr) содержимое памяти данных по адресу «addr»

PM(addr) содержимое памяти программ по адресу «addr»

[Option] условный оператор, т.е. [IF condition]

|option a| список условий

|option b|

; конец команды

В данной системе команд заглавные буквы и знаки пунктуации являются

фиксированными метками, тогда как строчными буквами обозначаются

метки пользователя.

3.3.1. Арифметические команды

Типы команд: стандартные, специальные и условные арифметические

команды, выполняемые ALU, MAC, или сдвигателем. Стандартные

команды, входящие в блок арифметических инструкций могут выполняться

условно (IF condition…) по результатам тестирования арифметического

регистра состояния, а также могут комбинироваться с передачей данных в

однотактных мультифункциональных командах. Специальные команды

представляют собой небольшую подсистему, куда

входит, например,

арифметика насыщения; команда, выполняющаяся обособленно, без

комбинации с передачей данных. Примеры стандартных и специальных

функций ALU, MAC и сдвигателя будут представлены ниже.

Условные команды; при их использовании проверяется результат

предыдущей команды ALU на равенство нулю (EQ), неравенство нулю (NE),

больше нуля (GT), больше или равно нулю (GE), меньше нуля (LT

), меньше

или равно нулю (LE). Проверяется наличие переноса (AC, not-AC), знак по x-

входу (POS, NEG) и переполнения ALU (AV, not-AV) или MAC (MV, not-MV).

Проверяются счетчики циклов на равенство нулю (not counts expired – NOT

CE).

3.3.1.1. Команды ALU

Стандартные функции ALU включают в себя сложение, вычитание,

логические функции (and, or, xor), инкрементирование, декрементирование,

очистка, формирование абсолютного значения, образование отрицательного

числа. (Есть две функции образования отрицательных значений: «-»

реализует вычитание в дополнительном коде, NOT – делает инверсию

(обратный код)). Функция PASS пропускает указанный список операндов без

изменения, но тестирует и запоминает статусную

информацию (нуль/знак)

для дальнейшего использования. Типичное представление команды сложения

ALU выгладит следующим образом:

;

[IF condition] AR = xop + yop

AF + C

+ yop + C

Аналогично выглядят команды для вычитания и логических операций: AND,

OR, XOR. Если в команде выбраны опции AR и «+ yop» и если xop и yop есть

содержимое MR1 и AF, то безусловная команда будет выглядеть так:

AR = MR1 + AF;

Входами

ALU (xop, yop) могут быть входные регистры AX0, AX1 и AY0, AY1.

Кроме того, yop может быть нулем или из регистра обратной связи ALU

(AF), а xop может приходить из регистра результата AR, или по шине R-bus

из регистров результата умножителя-аккумулятора (MR0, MR1, MR2), а также

из регистров сдвигателя (SR1, SR2). Это устраняет много

команд –

пересылок, сокращает код программы и время ее выполнения. Выходом молу

может быть или регистр результата AR, или регистр обратной связи AF.

Если в команде выбрана условная функция, то проверяется выбранное

условие и при выполнении этого условия команда выполняется. Если

условие не выполняется, то выполняется пустой командный цикл (nop). Если

условие

не устанавливается, то команды выполняются безусловно. Условия

включают полный набор статусных битов от предыдущего вычисления, в

том числе статусные биты ALU, MAC или счетчика циклов формирователя

последовательности команд (PSqr).

Специальные функции ALU: деление является единственной специальной

функцией и выполняется она в два этапа: DIVS вычисляет знак, затем DIVQ

вычисляет частное. Полное деление на 16-бит делитель со знаком

выполняется как

DIVS с последующими 15-ю DIVQ с предварительной

загрузкой делимого в AF или AY, а делитель берется из любого из регистров,

отмеченных выше, как доступных для xop.

3.3.1.2. Команды MAC

Стандартные функции MAC: стандартные функции МАС включают

умножение, умножение с накоплением, умножение с вычитанием, пересылки

MR, насыщение MR, очистка. Условные операции базируются

на

содержимом статусных регистров. Типичная инструкция MAC выглядит

следующим образом:

[IF condition] MR = MR + xop*yop (SS)

;

MF (SU)

(US)

(UU)

(RND)

Входом MAC xop может быть содержимое регистров MX0, MX1 или

MR0,MR1, MR2 или по шине R-bus данные из ALU (AR) или сдвигателя (SR1,

SR0). На вход MAC yop данные поступают либо из регистров MY0, MY1, либо

по шине обратной связи умножителя MF. Выход MAC может выдаваться

либо в регистр результата MR либо в регистр обратной связи

MR. Опции

округления (RND) и описания знака (SS – со знаком, UU – без знака, или

смешанные US, SU) дополняют команды. Если эти параметры не

описываются, то по умолчанию x и y входы со знаком и результат не

округляется.

Специальные функции MAC: единственная специальная функция MAC –

насыщение аккумулятора.

IF MV SAT MR;

Команда тестирует бит переполнения умножителя-аккумулятора (MV) и если

бит, установлен, то реализует функцию насыщения регистра MR (за один

такт).

3.3.1.3. Команды сдвигателя

Стандартные функции сдвигателя: стандартные функции включают

арифметические и логические сдвиги, а также операции масштабирования

чисел (преобразования с плавающей точкой (FP), блоковые преобразования

(BFP)). Условные операции основываются на содержимом

статусного

регистра. Команды представляются следующим образом:

[IF condition] SR=[SR OR] ASHIFT xop (HI) ; арифметический сдвиг

LSHIFT (LO) ; логический сдвиг

NORM нормализация

[IF condition] SE=EXP xop (HI) ; вывод порядка

(HIX)

(LO)

[IF condition] EXPADJ xop ; настройка блока.

Вход xop может получать данные из регистра SI или по обратной связи с

выходных регистров SR0, SR1, или по R-bus из ALU (AR), или из любого

выхода умножителя (MR). Опция SR OR добавляет логическое сложение с

выхода с содержимым SR. Отметим также, что HI – входной операнд

интерпретируемый как число со знаком обычной (единичной) точности

или

старшая часть (со знаком) числа с двойной точностью (SR1). Содержимое SE

– это отрицательное число и соответствует числу избыточных битов

входного операнда. HIX имеет тот же смысл, что и HI, но при этом