Гласман К.Ф., Алексеева Л.А., Покопцева М.Н. Цифровые устройства и микропроцессоры (часть 3)
Подождите немного. Документ загружается.
ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО КУЛЬТУРЕ И КИНЕМАТОГРАФИИ
Федеральное государственное образовательное учреждение
высшего профессионального образования
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
КИНО И ТЕЛЕВИДЕНИЯ
Кафедра видеотехники
Гласман К.Ф., Алексеева Л.А., Покопцева М.Н.
Цифровые устройства и микропроцессоры
Учебное пособие
для студентов специальности 210312
«Аудиовизуальная техника»
Часть 3
(Глава 9, проектирование триггеров)
Санкт-Петербург
2010
УДК 778
Рекомендовано к изданию методической комиссией
факультета аудиовизуальной техники СПбГУКиТ.
Протокол № от 2010 г.
Учебное пособие «Цифровые устройства и микропроцессоры»
предназначено для студентов факультета аудиовизуальной техники
дневного, вечернего и заочного отделений, обучающихся по
специальности 210312 «Аудиовизуальная техника».
В части 3 учебного пособия подробно изложены этапы и методы
проектирования комбинационных и последовательностных устройств.
Пользуясь этими материалами, студенты смогут решить контрольные
задания по проектированию комбинационных устройств различной
сложности, триггеров и счетчиков, а также спроектировать различные
устройства при выполнении курсового проекта.
© Санкт-петербургский государственный университет кино и
телевидения, 2010 г.
ПРОЕКТИРОВАНИЕ ЦУ
3
ВВЕДЕНИЕ.
ФУНКЦИОНАЛЬНО-ЛОГИЧЕСКОЕ
ПРОЕКТИРОВАНИЕ ИНТЕГРАЛЬНЫХ
СХЕМ И ЦИФРОВЫХ УСТРОЙСТВ
В современных цифровых устройствах широко используются
интегральные схемы. Интегральные схемы (ИС) могут содержать на одном
кристалле тысячи и миллионы компонентов, что позволяет реализовывать
с их помощью сложные функции обработки информации и управления. В
процессе проектирования составляется техническое задание, уточнённый
алгоритм функционирования, структурная схема, логическая схема,
топология, таблицы логической проверки работоспособности, а также
анализируется влияние топологии на правильность работы логической
схемы и оценивается устойчивость к воздействию внешних факторов.
Проектирование таких сложных электронных объектов, как ИС,
следует блочно-иерархическому подходу. В соответствии с этим подходом
объект делится на составные части, каждая из которых, в свою очередь,
делится на составные части более низкого уровня сложности, но
описываемые с большей степенью детализации, чем на исходном уровне. В
ИС могут быть выделены 6 таких иерархических уровней:
1. собственно интегральная схема (высший уровень сложности);
2. функциональный блок (например, арифметико-логическое
устройство, процессор, контроллер и др.);
3. функциональный узел (например, сумматор, дешифратор,
счетчик, регистр);
4. функциональная ячейка (топологически законченный элемент,
например, триггер);
5. логический элемент (например, элемент НЕ, ИЛИ и т.д.);
6. компонент (например, транзистор, резистор, конденсатор).
ИС – неремонтопригодные изделия, поэтому использование
макетирования и постоянной доводки опытного образца путем
корректировки схемы в процессе проектирования и разработки
невозможно.
Это заставляет предъявлять исключительно высшие требования к
безошибочности и точности функционально-логического проектирования
ИС, в процессе которого используются в основном 5 следующих уровней
иерархического представления: ИС, функциональный блок,
функциональный узел, функциональная ячейка, логический элемент.
4
На первом уровне ИС представляется как некоторый «черный ящик» с
соответствующими входами и выходами. На втором уровне ИС
описывается с помощью укрупненной структурной схемы (Э1),
элементами которой являются функциональные блоки. На третьем уровне
ИС задается в виде функциональной схемы, элементы которой –
функциональные узлы. На четвертом и пятом уровнях ИС представляются
в виде электрической принципиальной схемы, элементами которой могут
быть функциональные ячейки и логические элементы. Таким образом, в
процессе функционально-логического проектирования ИС
разрабатывается структурная, функциональная и логическая
(принципиальная электрическая) схемы, представляющие собой
архитектурную, функциональную и логическую модели ИС
соответственно.
На каждом уровне и этапе проектирования может использоваться
алгоритмическое и структурное моделирование. Алгоритмическое
моделирование предполагает представление ИС, функциональные блоки
или узлы в виде «черного ящика», для которого установлены логические
связи между входными и выходными переменными. Структурное
моделирование означает описание ИС, функционального блока или узла в
виде совокупности элементов более низкого иерархического уровня и
связи между этими элементами.
На каждом уровне или этапе проектирования обычно сначала
используется алгоритмическое моделирование, а затем структурное.
Когда техническое задание задает алгоритм функционирования ИС, то
решаются следующие задачи:
1. разрабатывается архитектура ИС, т.е. структурная схемы ИС как
совокупность функциональных блоков;
2. разрабатывается алгоритмическая модель каждого
функционального блока;
3. выполняется моделирование ИС на алгоритмическом уровне,
уточняется и конкретизируется техническое задание на ИС и
формулируются требования к функциональным блокам;
4. на основе библиотеки ячеек базового матричного кристалла
разрабатывается функциональная и логическая схемы.
Затем выполняется комплекс работ по верификации (проверки)
принятых решений. Описанная процедура может использоваться и для
проектирования цифровых устройств на базе ИС различной степени
интеграции.
Отлаженная логическая (принципиальная электрическая) схема ИС
является результатом функционально-логического проектирования. На
основе логической схемы синтезируется топология ИС, изготавливаются
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 3
ПРОЕКТИРОВАНИЕ ЦУ
5
фотошаблоны для производства ИС и разрабатываются таблицы
логической проверки работоспособности ИС для комплексов
автоматизированного контрольно-измерительного оборудования.
6
9. ПРОЕКТИРОВАНИЕ
ПОСЛЕДОВАТЕЛЬНОСТНЫХ
УСТРОЙСТВ
9.1. Теория проектирования
Последовательностные устройства обладают памятью. Выходные
сигналы последовательностного устройства в некоторый момент времени
зависят не только от сигналов, имеющихся на входах в этот момент
времени, но и от входных сигналов, которые поступали на входы в
предшествующие моменты времени. Запоминание обеспечивается
благодаря наличию в составе устройства элементарных ячеек памяти. В
этих ячейках не зафиксированы буквально входные сигналы, поступившие
на входы устройства ранее. Однако совокупность состояний элементарных
ячеек памяти в текущий момент зависит от последовательности значений
входных сигналов поступавших на входы в предшествующие моменты
времени.
Совокупность состояний элементарных ячеек памяти определяет
внутреннее состояние последовательностного устройства. Для разных
последовательностей значений входных сигналов в общем случае будут
разные внутренние состояния в текущий момент. Таким образом,
выходной сигнал, зависящий от значений входных сигналов в течении ряда
предшествующих моментов времени может быть найден как функция
входных сигналов в текущий момент времени и текущего внутреннего
состояния. Такая функция называется функцией выходов.
Следующее внутреннее состояние также зависит от текущего набора
значений входных сигналов и внутреннего состояния в текущий момент
времени. Функция, с помощью которой может быть определено
следующее внутреннее состояние, называется функцией переходов.
В следующий момент времени это новое внутреннее состояние и
новые значения входных сигналов позволят найти новое значение
выходного сигнала.
Функция переходов и функция выходов полностью описывает работу
последовательностного устройства.
Введём обозначения, позволяющие записать функции переходов и
выходов. Состояние входа Х – множество сигналов, одновременно
поступающих на вход устройства:
Х = (х
1
, х
2
, ..., х
n
). (1)
Состояние выхода Y – множество сигналов, одновременно
появляющихся на выходе устройства:
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 3
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА
7
Y = (y
1
, y
2
, ..., y
m
). (2)
Внутреннее состояние Z – множество состояний всех элементарных
ячеек памяти в некоторый момент времени:
Z = (z
1
, z
2
, ..., z
k
). (3)
Состояние выходов Y
t
в каждый момент времени t может быть
найдено с помощью функции выходов, если известно состояние входа X
t
и внутреннее состояние Z
t
в тот же момент времени:
Y
t
= λ (X
t
, Z
t
). (4)
Внутреннее состояние в следующий момент времени
(t+τ) может
быть определено с помощью функции переходов:
Z
t+τ
= δ (X
t
, Z
t
) (5)
Для нового внутреннего состояния Z
t+τ
и следующего состояния
входа X
t+τ
функция выходов (1) позволит определить состояние выхода
Y
t+τ
в следующий момент времени (t+τ).
Последовательностные устройства, описываемые соотношениями (4)
и (5), носят название цифровых автоматов Мили.
Внутреннее состояние Z
t
в некоторый момент времени зависит от
состояний входов в предшествующий момент времени, что даёт основание
записать функцию выходов последовательностного устройства как
функцию одного аргумента – внутреннего состояния:
Y
t
= μ (Z
t
). (6)
Последовательностные устройства, описываемые отношениями (5) и
(6), называются цифровыми автоматами Мура.
Цифровой автомат Мура – частный случай автомата Мили, однако
возможности этих двух автоматов совпадают. Любое
последовательностное устройство может быть описано и реализовано и в
виде автомата Мили и в виде автомата Мура.
Цифровые автоматы делятся на асинхронные и синхронные. В
асинхронных автоматах нулевой или единичный уровень на входе
рассматривается как один сигнал независимо от его длительности. В
синхронных автоматах вводится фиксированный интервал времени,
называемый тактом. Сигнал, который имеет продолжительность, например
l тактов, рассматривается как последовательность l отдельных сигналов.
такты отсчитываются с помощью специального генератора тактовых
8
импульсов. Импульсы генератора определяются интервалами времени, в
течении которых состояния входов воздействуют на элементарные ячейки
памяти автомата. В цифровой технике сегодняшнего дня основным видом
цифровых автоматов являются синхронные устройства.
Последовательности тактов в цифровых автоматах можно поставить в
соответствии числа, равные номерам тактов. В автомате такт является
единицей времени, поэтому время также можно выразить номерами
тактов. Соотношения, описывающие синхронный цифровой автомат Мили,
могут быть записаны следующим образом:
Y
t
= λ (X
t
, Z
t
); Z
t+1
= δ (X
t
, Z
t
), (7)
где
t = 0, 1, 2, ... .
Синхронный цифровой автомат Мура определяется с помощью
следующих соотношений:
Y
t
= μ (Z
t
), Z
t+1
= δ (X
t
, Z
t
) (8)
где
t = 0, 1, 2, ... .
Принципиальным отличием последовательностных устройств от
комбинационных является наличие в их схемах обратных связей. Именно
обратными связями определяется возникновение устойчивых внутренних
состояний и проявление свойства запоминания информации (схемы всех
элементарных ячеек памяти – триггеров построены с использованием
обратных связей).
Цифровой автомат последовательностного типа или автомат с
памятью в каноническом представлении может быть разделен на две
части: комбинационную схему и блок памяти (рис. 9.1.)
Рис. 9.1. Обобщённая схема цифрового автомата:
а – асинхронный автомат,
б – синхронный автомат
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 3
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА
9
На входы комбинационной схемы подаются входные сигналы X и
сигналы Z, описывающие внутреннее состояние. Блок памяти является
памятью переменных внутреннего состояния. На выходе комбинационной
схемы формируются выходные сигналы автомата Y, а также сигналы V,
задающие переход в новое внутреннее состояние.
Сигналы V описывают состояния возбуждения и представляют собой
множество сигналов, подаваемых одновременно на входы элементарных
ячеек блока памяти.
V = (z
1
, z
2
, ..., z
l
). (9)
В асинхронных цифровых автоматах (рис. 9.3.а) блок памяти
представляет собой набор элементов задержки. В этом случае число
l = k.
Сигналы возбуждения V
t
, формируемые на выходе комбинационной
схемы в момент
t, равны внутреннему состоянию Z
t+τ
, которое должно
быть в следующий момент времени в соответствии с функционированием
автомата. Эти сигналы через элементы задержки поступают на вход
комбинационной схемы, чтобы вместе с новым состоянием входа X
t+τ
определить новое состояние выхода Y
t+τ
, а также состояние возбуждения
V
t+τ
, равное следующему внутреннему состоянию. Элементы схемы
асинхронного автомата переключаются под непосредственным
воздействием входных сигналов. Скорость распространения процесса
переключения определяется собственными задержками элементов схемы.
В синхронном автомате (рис. 9.1.б) блок памяти представляет собой
набор из
k элементарных ячеек памяти – синхронных триггеров. Каждый
триггер может иметь более чем один информационный вход, поэтому
число линий
l сигналов возбуждения V в общем случае может превышать
число триггеров блока памяти
k, т.е. l ≥ k. На вход блока памяти автомата
поступает сигнал синхронизации С, подводимый ко входам синхронизации
триггеров.
Состояние возбуждения V
t
, сформированное в такте t, вызовет
переключение триггеров блока памяти из состояния Z
t
, в состояние Z
t+1
,
но произойдет это только в такте
t+1, когда придет следующий тактовый
импульс сигнала синхронизации С.
Особенностью асинхронных автоматов является то, что переключение
из одного устойчивого внутреннего состояния в другое может происходить
не сразу, а через промежуточные нестабильные состояния. Причиной
нестабильных состояний являются логические состязания в элементах
автомата, разброс таких параметров элементов, как задержка
переключения, не одновременность срабатывания элементов даже при
10
одновременной подаче входных сигналов. Промежуточные нестабильные
состояния существуют в таких устройствах, как например, асинхронный
счетчик.
В синхронных автоматах промежуточные состояния при
переключении из одного внутреннего состояния в другое не возникают,
если правильно заданы параметры тактовых импульсов С. Приём сигналов
возбуждения V в элементы памяти должен разрешаться только после
завершения переходных процессов и логических состязаний в
комбинационной схеме цифрового автомата (рис 9.1.б).
Для выполнения этого условия целесообразно использовать триггеры,
непрозрачные в интервале записи, например, двухступенчатые триггеры
типа M-S или динамические триггеры. Период тактовых импульсов
должен быть больше интервала времени, в пределах которого происходит
распространение процесса переключения в комбинационной схеме
цифрового автомата. В случае применения триггеров типа M-S процесс
переключения должен завершаться за интервал времени, меньший
половины периода тактовых импульсов, а в случае динамических
триггеров – за интервал, меньший разности периода и суммы времени
установления и задержки переключения.
В целях упрощения проектирования комбинационная схема автомата
Мили может быть разделена на две части: декодер переходов и декодер
выходов (рис. 9.2).
Рис. 9.2. Структурная схема синхронного автомата
Мили
Декодер переходов предназначен для формирования сигналов
возбуждения V
t
, которые вызовут переход в следующее внутреннее
состояние Z
t+1
в следующем такте. Декодер переходов работает в
соответствии с функцией переходов δ (X
t
, Z
t
) и характеристиками
используемых в памяти триггеров. Декодер выходов предназначен для
формирования выходных сигналов в соответствии с функцией выходов
λ (X
t
, Z
t
).
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 3