Дипломный проект - Модернизация абонентского доступа города Талдыкорган

Подождите немного. Документ загружается.

управление реализуется с компьютера, эмулирующего работу алфавитно-

цифрового терминала, например, типа VT100.

В некоторых случаях возможно также дистанционное конфигурирование,

когда с локального терминала обеспечивается управление удаленным

устройством НDSL. Управляющая информация передается по тракту НDSL с

использованием "избыточной" пропускной способности (суммарная линейная

скорость по линейному тракту HDSL выше, чем скорость по пользовательскому

интерфейсу - 2048 кбит/с).

Сложнее всего организовать централизованную систему управления,

которая контролирует и координирует работу многих сотен систем HDSL,

установленных на обширной территории. Для связи между блоками HDSL

используются, кроме HDSL-трактов, глобальные сети типа Интернет, Х.25 или

Frame Relay. Централизованное сетевое управление происходит по

определенным протоколам - частным (применяемым только одной фирмой-

производителем) или стандартным (описанным в международных

рекомендациях). Для систем HDSL особенно важно наличие стандартных

протоколов (например, SNМР или SМIР), так как в этом случае для линий

HDSL можно использовать уже установленные единые средства сетевого

управления. Некоторые производители аппаратуры HDSL включают в свои

системы частные протоколы некоторых фирм - крупных поставщиков

телекоммуникационного оборудования. Это облегчает оператору задачу

интеграции управления HDSL с существующей системой централизованного

сетевого управления.

ж) Диагностика линии. Пара модемов HDSL представляет собой

достаточно точный измерительный прибор, показаний которого достаточно для

оценки качества линии и определения параметров цифрового тракта.

Большинство систем могут определить соотношение сигнал/шум на

проверяемой линии, а некоторые даже позволяют проводить полный

мониторинг линии в соответствии с рекомендацией G.826.

Производством оборудования HDSL занимается несколько десятков

зарубежных компаний. Параметры некоторых наиболее известных систем

HDSL приведены в таблице 3.3.

Таблица 3.3 - Сравнительные характеристики оборудования HDSL

Наименование

LGHD-2000D

Standalone

CAPSPAN-

2000

Standalone

WATSON 3 Table Top

1 2 3 4

Питание, В 220 B, 50 Гц 220 B, 50 Гц 40-60 В, адаптер

Потребл.

мощность, Вт

9 12 (8) 6

Дистанционное

питание, В

Нет

Есть, 180

пост.

120 пост.

Управление С локальной RS-232 RS-232 (VT100),

клавиатуры и

ЖКИ, RS-232

(VT100)

только на

корзине, ПО

для

WINDOWS

(VT100)

централизованное

сетевое управление

через Х.25 или Ethernet,

протоколы SNMP, SMIP,

частотные протоколы

NVS Nokia, XMP Bosch

Продолжение таблицы 3.3

1 2 3 4

Интерфейсы E1 (T1), V.35 E1 (T1), V.35

E1, V.35, V.36, X.2, (2

порта № 64 до 1 Мбит/с

каждый, IS)

Резервирование по

пользовательскому

интерфейсу

Нет Нет Е1 (1+1)

Защиту по HDSL

тракту

Нет Нет

При обрыве одной пары

сохраняется половина

временных интервалов

Режим работы 2 пары 2 пары

2 пары или 1 пара

(половина потока)

Внешняя

синхронизация,

кГц

Нет 2048 кГц 2048 кГц

Измерение

качества линии

S/N Нет S/N, G.826

Сбор статистики

(ошибки)

нет

Errored

Second (ES),

SES

ES,SES, ERS%,BBER%

3.5 Оконечное оборудование

В качестве оконечного оборудования необходимо использовать

мультиплексор временного разделения, который может работать с

соединительными и абонентскими линиями и цифровыми интерфейсами

(например, мультиплексор RESIСОМ-МХLР или ВМХ фирмы SАТ). Такое

требование вызвано тем, что в будущем может возникнуть необходимость

передачи данных и прямых абонентских подключений по цифровым трактам,

созданным с помощью HDSL.

Конструктивно мультиплексор RESIСОМ-МХLР выполнен в виде 19-

дюймовой кассеты, приспособленной для крепления в стойках различных

конструкций. Платы имеют формат, соответствующий рекомендации 917 МЭК.

МХLР включает в себя блоки группового оборудования, к которым

подключаются платы различных портов, предназначенных для конкретных

случаев применения. Плата СТМ (плата группового тракта) реализует главные

функции системы передачи вместе с функциями управления и контроля. Она

поддерживает два стыка 2048 кбит/с с импедансом 120 Ом и два стыка с

импедансом 75 Ом в соответствии с рекомендацией МСЭ-Т G.703. Плата СIЕ

добавляет мультиплексору МХLР дополнительные функции управления,

контроля и техобслуживания, включая централизованное управление и сбор

статистики. Основными платами низкоскоростных окончаний являются платы

абонентских интерфейсов FХS, платы станционных интерфейсов FХО, платы

интерфейсов данных СID и платы соединительных линий СRТ. Платы FХS и

FХО обеспечивают стандартные интерфейсы с абонентским оборудованием

(телефонный аппарат, телефакс, модем, таксофон) и телефонными станциями

(любой системы). С помощью плат СRТ происходят межстанционные

соединения с сигнализацией Е&М, а платы СID осуществляют

непосредственное подключение цифровых устройств, например, компьютеров

или маршрутизаторов локальных вычислительных сетей.

В случае, когда оператор сети планирует осуществлять интегрированный

сервис - передачу голоса (телефонию) и данных, можно использовать более

сложные мультиплексоры разделения времени, например, ВМХ (SАТ), Z-5000

(ZЕТА СОММUNICATION, Великобритания) и др. Такие мультиплексоры

реализуют значительно больше цифровых интерфейсов с различными

скоростями (V.24, V.26, V.26, V.35, RS-232, 449, 485, 530, Х.21 и т.д.). Кроме

того, эти мультиплексоры обеспечивают статистическое уплотнение данных и

сжатие речевой информации. Это позволяет повысить эффективность

использования канала связи в десятки раз. Так, например, в тракте 2 Мбит/с

(Е1), обычно используемом для передачи 30 телефонных каналов (кодирование

ИКМ 64 кбит/с), применение мультиплексоров Z-5000 с платами LBRV

(низкоскоростная передача голоса, кодирование СELP — 4,8 кбит/с) дает

возможность организовать свыше 400 (!) каналов тональной частоты. Однако

необходимо отметить, что алгоритмы кодирования СЕLР не рекомендованы

IТU-Т к применению на телефонной сети общего пользования.

3.6 Объединенные методы мультиплексирования и коммутации для

адаптивной дельта - модуляции

Метод обработки сигнала для мультиплексного преобразования большого

числа речевых каналов в каналы с адаптивной дельта - модуляцией, основан на

использовании быстродействующих решающих схем, буферной памяти и

конвейерной обработки. Микропроцессорное управление позволяет

коммутировать каналы через буферные ЗУ, что делает такой подход

привлекательным для построения небольших АТС.

В системах с адаптивной дельта - модуляцией (АДМ) обычно пользуются

одноканальные кодеры/декодеры (кодеки), однако во многих приложениях

более эффективным оказывается применение мультиплексируемого кодека.

Боксолл [1] описал схему для мультиплексируемого аналого-цифрового

преобразования применительно к системам с АДМ и ИКМ. Однако эти схемы

налагают серьезные ограничения на быстродействие и пропускную

способность каналов. В данном сообщении описан метод преодоления этих

ограничений за счет применения конвейерного способа выполнения наиболее

критичных во временном отношении операций. Это позволяет

мультиплексировать большое число каналов, в типичном случае до 200, что

совместно с возможностью объединения операций по коммутации каналов и

периферийных схем обеспечивает простое решение для ориентированных на

СБИС автоматических телефонных станций (АТС).

Рисунок 3.4. Принцип адаптивной дельта - модуляции

На рисунке 3.4 показана принципиальная схема кодирования

декодирования АДМ - сигнала [2]. Цифровой выход, равный 1 ли 0,

определяется выражением:

 

)()( nTVnTVsignnTD



(3.1)

где Vi - входной сигнал; Vf - напряжение обратной связи; (пТ) - n-отсчет;

Т - интервал дискретизации.

Напряжение Vf генерируется решающей схемой по некоторому числу

предыдущих выходных битов. Таким образом:

,)( qspsnTV



(3.2)

где рs - предыдущее значение напряжения обратной связи

 

TnV

)1( 

; qs

- новое (отрицательное или положительное) приращение этого напряжения; s -

размер шага; р и q - положительные или отрицательные числа, причем q

зависит от фиксированного числа предыдущих выходов. Схема

мультиплексирования показана на рисунке 3.5. Все каналы нагружены на

Vf( aT)

ЦИФРОВОЙ

ВЫХОД

Аналогичный вход

ПАМЯТЬ И

РЕШАЮЩАЯ

СХЕМА

ИНТЕГРАТОР

соответствующие аналоговые компараторы, выходы которых опрашиваются

цифровым мультиплексором (МUХ 1) и подаются на вход быстродействующей

решающей схемы. (Можно также использовать аналоговый мультиплексор,

который включается после одного быстродействующего компаратора.)

Предыдущий и текущий отсчеты во всех каналах совместно с выходами

решающей схемы и интегратора записываются в запоминающие устройства

(ЗУ) М1 и М2. Работа такого устройства фактически аналогична работе

устройства, показанного на рисунке 3.4 с тем лишь отличием, что теперь одна

быстродействующая решающая схема и быстродействующий интегратор

совместно используются всеми каналами.

Рисунок 3.5. Объединение операций мультиплексирования и коммутации

Каждый из каналов С1 - Сn используется в течение некоторого интервала

времени, за время которого выполняется ряд операций. К ним (совместно со

своими временными требованиями) относятся:

а) Считывание из памяти (65 нс) данных, обрабатываемых и хранимых на

последнем цикле.

б) Подача данных на вход быстродействующего ЦАП и их

преобразование (50 нс).

в) Формирование выхода компаратора (50 нс).

г) Обработка новых данных (150 нс).

д) Запись новых обработанных данных в память (65 нс).

е) Передача соответствующей информации.

В том случае, когда эти задачи выполняются последовательно с

сохранением некоторого запасного интервала времени, для обработки данных

каждого канала требуется примерно 500 нс. При использовании 32 кбит/с АДМ

- алгоритма максимальная пропускная способность такого устройства будет

ограничена примерно 60 каналами. Эту цифру можно несколько увеличить,

выполняя ряд операций параллельно, как описано ниже.

Каждый из каналов С1 - Сn опрашивается в течение временного

интервала, состоящего из четырех подинтервалов ts1, …, ts4. Для канала Сx на

этих четырех подинтервалах выполняются следующие операции:

 ts1 - Сигнал с выхода компаратора (Vf из предшествующего канального

времени) передается через мультиплексор МUХ на вход решающей схемы

совместно с содержимым памяти для конкретного канала Сx. Это предыдущие

выходы решающей схемы и интегратора).

 ts2 - Адрес памяти сдвигается на один шаг. Выход интегратора для

канала Сx+1 стробируется в быстродействующем ЦАП (1). Выход компаратора

используется для стабилизация Сх+1.

 ts2 и ts3 - Решающая схема и интегратор вычисляют новые значения.

 ts4 - Запись обработанных данных в запоминающие устройства М1 и

М2.

Если положить, что время цикла памяти составляет 65 мс, то наложенным

требованиям будет удовлетворять подинтервал длительностью 75 нс.

Следовательно, для обработки одного канала потребуется около 300 нс, что

дает пропускную способность, равную примерно 100 каналам. (Наименее

быстрый элемент в этом процессе, а именно быстродействующий ЦАП для

стабилизации требует примерно 225 нс.). Пропускную способность данного

устройства можно увеличить применяя более быстродействующие

запоминающие устройства и аппаратное обеспечение.

Мультиплексируемый поток двоичных данных всех каналов доступен для

наблюдения в точке х. Он стробируется в течение времени ts4 и подается на

специальную схему (не показана) для передачи в исходящую линию.

Аналогичным образом демультиплексирование входного потока данных

осуществляется посредством введения его в ту же точку х; выход получается из

распределителя посредством его стробирования в течение времени ts4. Выходы

отдельных каналов, имеющие длину 7 бит, с помощью простых резистивных

ЦАП преобразуются в аналоговые выходы. Кодирование каждого канала

требует двух циклов работы памяти и выполнения одной арифметической

операция. При использовании стандартных схем на это затрачивается от 150 до

200 нс.

На рисунках 3.6 и 3.7 показаны две схемы реализации описанной логики,

основанные соответственно на табличном поиске и арифметических

вычислениях, а на рисунке 3.8 приведена схема реализации интегратора.

Q2, Q3 и Q4 - это отсчеты выходов компараторов на предыдущем цикле,

а Q1 - текущий отсчет выхода компаратора. S1, … , S6 задают размер шага,

AV0, ..., AV6 - выходы интегратора. Размер шага увеличивается если все Q1, …

Q4 идентичны, в противном случае размер шага уменьшается. Скорость

увеличения или уменьшения размера шага определяется слоговыми

характеристиками, которые реализованы в ПЗУ рисунок 3.6, или же

устанавливается селектором рисунок 3.7. Новый размер шага используется для

генерации нового выхода интегратора с помощью сложения (если Q1=1) или

вычитания (если Q1=0) нового размера шага из предыдущего выхода

интегратора, хранимого в памяти.

Если необходимо соединить два канала Сx и Су, то данные (т. е.

содержимое памяти) канала Сx считываются на интервале времени,

выделенном каналу С, а данные канала Су - на интервале времени, выделенном

каналу Сх.

Такой режим реализуется для всех каналов с помощью схем коммутации

адресов памяти (функция присвоения метки) и синхронизации, которые

обеспечивают считывание и запись адресов из М1 и М2 при каждом требуемом

соединении. Для этой цели можно использовать подинтервал времени ts3 в тех

случаях, когда он не используется для выполнения операций с памятью. Для

управления используется микропроцессор, который принимает заявки на

обслуживание и другую служебную информацию через интерфейс линии (на

рисунке не показан). В режиме коммутации каждый канал требует для

обработки своих данных четыре цикла обращения к памяти; при использовании

стандартных биполярных схем полное время на канал составит от 100 до 200

нс.

Проверка и результаты:

На основе стандартных биполярных интегральных схем (всего их было

использовано около 40) был построен и успешно испытан экспериментальный

модуль на 54 канала. Уровень искажений был лучше - 22 дБ, а уровень

переходного разговора (межканальных помех) был сравним с аналогичным

показателем для стандартного одноканального кодека, т. е. Составлял - 65 дБ.

Рисунок 3.6. Схема реализаций на основе табличного поиска

Рисунок 3.7. Схема реализации с использованием дискретной логики

Рисунок 3.8. Схема реализации на основе интегратора

3.7 Микросхема ИКМ-КОФИДЕК ТР3057

Микросхема ИКМ-КОФИДЕК ТР3057, рисунок 3.9, это система с полным

набором функциональных возможностей устройств типа КОДЕК и ФИЛЬТР,

включая:

(новые)

К интегратору

0 0 0 1

1=сложение

0=вычитание

B ЗУ М2

А ЗУ М1

0 1 2 3 4 5 старые

АЛУ

Селектор

каналов

устанавливается

согласно требованиям

слогового фильтра

От

мультиплексора

MUX 1

- - - - - - - - - - - - A

Новые аналоговые значения

Вs Bc A

Интегратор

Выход

компаратора

(новый)

0=вычитание

1=сложение